Buszyklus ECLK bei Freescale Prozessor

OP (Firma: pmac) #842008
Lesenswert?

Ich habe einen Freescale Prozessor 9S12DT256DGV3 im Einsatz, dieser 
verfügt über einen ECLK Takt, um damit externe synchrone Buszugriffe 
durchzuführen.

Meine Frage: Kann ein solcher Buszugriff unterbrochen werden?
D.h. Ist es möglich, dass inmitten eines ECLK-Buszyklus ein anderer 
Befehl
diesen Zyklus unterbricht? Externe Ereignisse werden ausgeschlossen.

Danke für eure Hilfe.

Paul

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren