mikrocontroller.net

Forum: Digitale Signalverarbeitung / DSP Buszyklus ECLK bei Freescale Prozessor


Autor: Paul Mac (Firma: pmac) (paulmac)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ich habe einen Freescale Prozessor 9S12DT256DGV3 im Einsatz, dieser 
verfügt über einen ECLK Takt, um damit externe synchrone Buszugriffe 
durchzuführen.

Meine Frage: Kann ein solcher Buszugriff unterbrochen werden?
D.h. Ist es möglich, dass inmitten eines ECLK-Buszyklus ein anderer 
Befehl
diesen Zyklus unterbricht? Externe Ereignisse werden ausgeschlossen.

Danke für eure Hilfe.

Paul

Autor: Joerg Wolfram (joergwolfram)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Nein, denn der externe/interne Buszyklus ist ja Bestandteil der 
Befahlsabarbeitung.

Gruß Jörg

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.