Forum: Digitale Signalverarbeitung / DSP / Machine Learning Buszyklus ECLK bei Freescale Prozessor


Buszyklus ECLK bei Freescale Prozessor
von Paul M. (Firma: pmac) (paulmac)

Lesenswert?
• ▲
▼ 
Ich habe einen Freescale Prozessor 9S12DT256DGV3 im Einsatz, dieser 
verfügt über einen ECLK Takt, um damit externe synchrone Buszugriffe 
durchzuführen.

Meine Frage: Kann ein solcher Buszugriff unterbrochen werden?
D.h. Ist es möglich, dass inmitten eines ECLK-Buszyklus ein anderer 
Befehl
diesen Zyklus unterbricht? Externe Ereignisse werden ausgeschlossen.

Danke für eure Hilfe.

Paul

Beitrag melden Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Markierten Text zitieren Antwort Antwort mit Zitat
Re: Buszyklus ECLK bei Freescale Prozessor
von Joerg W. (joergwolfram)

Lesenswert?
• ▲
▼ 
Nein, denn der externe/interne Buszyklus ist ja Bestandteil der 
Befahlsabarbeitung.

Gruß Jörg

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat
Thread beobachten | Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.