interne Clock-Erzeugung im PLD??

[Andreas (Gast)]

Guten Tag!

Ich habe eine Frage betreffend der Quartus Web Edition. Und möchte ich 
eine Schaltung auf einen Altera-PLD (MPE7032S) brennen.

Für meine Schaltung brauche ich aber ein Bauteil welches mir einen Clock 
generiert. Damit extern kein NE555iger oder sonstwas angebracht werden 
muss, wär's nun natürlich sauber, wenn ich sowas im PLD drin generieren 
könnte.

Ist es also möglich, einen Clock im PLD zu generieren ohne externe 
Oszillatoren/RC-Stufe/sonstige Clockerzeuger??

Würde natürlich den hardwareaufwand nochmals deutlich verringern!


Besten Dank für eure Antworten - cheers

[Lupinus Digitalus (Gast)]

Guten Abend,

da muss ich wieder meinen Lieblingshersteller aus dem Zylinder ziehen.
Bei Lattice gibt es in den MachXO Bausteinen interne Oszilatoren:

Oscillator
Every MachXO device has an internal CMOS oscillator. The oscillator can 
be routed as an input clock to the clock
tree or to general routing resources. The oscillator frequency can be 
divided by internal logic. There is a dedicated
programming bit to enable/disable the oscillator. The oscillator 
frequency ranges from 18MHz to 26MHz.

Einziger Nachteil: Wie der letzte Satz andeutet ist der Oszillator nicht 
getrimmt, d.h. seine Frequenz hält er gut, aber die Frequenz kann von 
Bauteil zu Bauteil zwischen 18 und 26MHz variieren.

Also wenn Dir das ausreicht lade Dir die kostenfreie ispLever Starter 
und hole beim Disti deiner Wahl ein paar Samples.

Cheerio

[Roger S. (edge)]

In den Altera MAX II gibts den internen Oszillator auch, allerdings mit 
3.3 - 5.5 MHz. Bei den MAX 7000 musst du den clock extern zufuehren.

Cheers, Roger

[Morin (Gast)]

Ohne internen Oszillator geht es nur schlecht: Ein aus Gattern 
aufgebauter Oszillator kann seine Frequenz nur schlecht halten, d.h. er 
wird mit Faktoren wie Temperatur, Stromverbrauch etc. schneller und 
langsamer. Sowas kannst du dir nur erlauben, wenn alle Schnittstellen 
nach außen keinen Wert auf genaues Timing legen (also z.B. für LEDs und 
Taster wirds reichen).

Und außerdem ist so ein Gate-Oszi nicht ganz einfach zu bauen, weil er, 
wenn er in VHDL geschrieben würde, wegoptimiert werden würde. Da 
müsstest du also die Tools etwas austricksen.

[gast (Gast)]

>Und außerdem ist so ein Gate-Oszi nicht ganz einfach zu bauen, weil er,
>wenn er in VHDL geschrieben würde, wegoptimiert werden würde. Da
>müsstest du also die Tools etwas austricksen.

Zumindest muss man einmal raus aus dem Baustein und über externe Pins 
ein Signal rausgeben und wieder reinziehen. Für Billiganwendungen geht 
es mit einem RC-Glied, das resettet wird:

Aber das gibt eine SEHR unsaubere Frequenz.

[Morin (Gast)]

> Zumindest muss man einmal raus aus dem Baustein und über externe Pins
> ein Signal rausgeben und wieder reinziehen. Für Billiganwendungen geht
> es mit einem RC-Glied, das resettet wird:

Wozu? Ich rede von einer Inverterkette, die geht 100% on-Chip. Ist halt 
wie gesagt sehr ungenau, da die Verzögerung der Inverter ungenau ist.

Wenn man in irgendeiner Art off-chip muss kann man auch gleich eine 
externe Clock verwenden.