Morgen! Ganz kurz und schmerzlos! Wie erzeuge ich denn im FPGA die H- und V-Synchronsignale, damit diese zu einem VideoDAC gesendet werden können? DANKE schon einmal im Voraus!
Entweder mal kräftig überlegen, oder bei Pollin die Unterlagen zu nem TFT ziehen (bei denen ne Ansteuerschaltung bei ist) und abkupfern. Die haben was fürn CPLD.
Gast
#863095
Counter
Gast
#863096
Ganz kurz und schmerzlos! ;-) Zuerst brauchst du das Timing der Videosignale. Dann hast du einen Takt im FPGA und je einen Zähler für das H-Signal und einen für das V-Signal. Wenn die Zähler dann einen bestimmten Zählerstand erreicht haben, schaltetst du den jeweiligen H-Ausgang, bzw. V-Ausgang des FPGA auf high. Das wars. Gruß Ralf
Ok. soweit klar. Mein Probelm ist nur gerade, wenn ich die Bilddaten Zeile für Zeile aus einem SRAM in den FPGA schreibe, schreib ich dann immer erst die ungeraden und danach die geraden Zeilen aus? Ich will die Bilddaten dann vom FPGA an einnen Video DAC senden. Dieser Wandelt das VGA Signal gelichzeitig in ein FBAS Signal um.
Kenn einer zufällig einen PAL Encoder, der mit einer Bildwiederholfrequenz des VGA Signla 60 HZ am Eingang umgehen kann. Ich meine einen PAL Encoder der intern aus den 60HZ 50 HZ macht???? Für PAL brauch ich ja nun einmal 50HZ.
Gast
#863133
Nein, das hängt ganz davon ab, um Du interlaced machst. Brauchst Du aber nicht, unnötig kompliziert. Dein Problem wird die Bandbreite an sich sein. Sie Dir mal die VGA Specs an und halte das Timing genau ein. Dann erkennt der TFT auch das Bild. Sonst bleibt es dunkel.
OK. Danke!
Gast
#863361
Schau vieleicht mal hier rein http://www.derepas.com/fabrice/hard Code-Qualität naja, aber wenigstens ein erster Rahmen..
Antwort schreiben
Bitte melde dich an, um einen Beitrag zu schreiben.