Gast
#865963
In Hardware ist das kein Problem: Ein Zähler soll z.B. bis zum Zustand 22 zählen und dann selbst stoppen. Mit einem Reset soll er dann wieder auf Null gesetzt werden und erneut mit dem Takt bis 22 laufen und stoppen. In der ISE kann ich das als Schematic zeichnen und es funktioniert auch. Aber ich will es unbedingt in VHDL haben. Die VHDL-Zählerimplementierungen habe ich mir angesehen und finde sie auch soweit einleuchtend. Muß ich da noch eine state-machine reinbauen? Bitte nicht schlagen - ich weiß, es muß relativ trivial sein.