Hallo, wieso benötigt man ein Latch am Datenbus, wenn der ARM Processor ein SDRAM Interface besitzt und man einen über den Adress- und Datenbus einen angeschlossenen Flash oder SRAM bedienen möchte? SDRAM | µController -------|-------|Latch|----------Flash Speicher Die Datenleitungen für den SDRAM werden vor dem Latch abgegriffen und für den Flash Speicher sind die Daten lediglich dann verfügbar, wenn der ChipSelect des SDRAMs das Latch entsprechend freischaltet. Bernd
Um das zu beurteil, braucht man mehr Infos: Welcher ARM, welches FLASH, welches Referenz-Design? Möglicherweise unterstützt der ARM einen kombinierten Prefetch Zyklus, der am FLASH Adressen ( und Daten) anlegt und diesen dann in Ruhe lässt, weil FLASH nun mal langsam ist. In dieser Zeit kann er aber weiter auf das SDRAM zugreifen und z.B. weitere Befehle / Daten Cachen. Gruß, Ulrich
es handelt sich um den AT91RM9200 Controller von Atmel; als Flash (z.B. AT49BV162A) - hab aber bereits mehrere Layouts gesehen, in denen das mit einem Latch realisiert worden ist. (hier ist ein Schematic, in dem diese Latches eingesetzt werden) http://www.embedinfo.com/English/download/ATEB9200Sch.pdf Gruß Bernd
Also wenn Du in dem Plan die Pinne vom FLASH (U203) verfolgst, dann heißen diese AB1 bis AB20 und DB0 bis DB15. Diese werden von U301 bis U303 also 74LVCH162245 aus den Leitungen A1 bis A25 und D0 bis D15 gewonnen. Ein 74LVCH162245 ist aber ein Bidirektionaler Puffer mit Serien-Widerständen. an den A-Ports. Es ist also kein Latch. Ich vermute, ohne die Datenblätter von FLASH und CPU gelesen zu haben, dass es um eine simple Pegelkonvertierung geht, also 1.8V nach 3.3V oder es ist einfach nicht genug Kraft auf dem CPU Bus um neben zwei SRAMs auch noch ein FLASH anzusteuern, oder man geht vom FLASH gleich weiter auf den System-Stecker und da braucht man entsprechend Störabstand. Aber ein Latch ist es nicht. Gruß, Ulrich
Antwort schreiben
Bitte melde dich an, um einen Beitrag zu schreiben.