VHDL Testbench parsen

Gast #431444
Hallo,

ich weiss nicht, ob mir jemand weiterhelfen kann.
Ich muss für ein Projekt im Studium aus einer Testbench, die in VHDL 
geschrieben ist die Ein- bzw. Ausgänge sowie die dazugehörigen Zustände 
samt Timing extrahieren.

Hab mal ein Beispiel-VHDL File angehängt. Rauskommen soll dann was in 
der Richtung

"IrgendeinEingang": 0,0ns; 1,20ns; ....
.
.
.



Diese Informationen stecken in dem File und sollen ausgelesen werden.

Nun bin ich Elektrotechnikstudent und hab vom parsen usw. nicht wirklich 
viel Ahnung.

Hat vielleicht jemand nen Denkanstoss, ne Idee oder kann mir sonst 
irgenwie weiter helfen.

Habe das Webpack von Xilinx, kann mir das vielleicht irgendwie die Daten 
auslesen?

Würde mich über Anregungen freuen!

Gruß
Angehängte Dateien:

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 20 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.