MMCM vs. PLL

Thomas W. OP #7885523
Lesenswert?
• ▲
▼

Hallo zusammen,

Ich habe eine MMCME4 und eine PLLE4 Componente in eine Simulation eingebunden und war überrascht das die PLL ein unterschiedliches Verhalten in Bezug auf die Phasenlage an den Clockausgängen bei sonst identischen Parametern aufzeigt. Während die MMCM das macht was sie soll nämlich den clkout gegenüber dem clkin bei Änderung der CLKFBOUT_PHASE entsprechend zu verschieben, bleibt der bei der PLL mit -120° wie festgenagelt.

Ist noch wer überrascht oder habe ich irgendetwas übersehen ?( z.B. in ug572) Hat jemand eine Erklärung für dieses Verhalten?

Angehängte Dateien:
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Thread beobachten

Antwort schreiben

Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt. Bitte hier nur auf die ursprüngliche Frage antworten, für neue Fragen einen neuen Beitrag erstellen.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Dein Name und deine E-Mail-Adresse

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.