Diskussion:Xilinx ISE: Hinweise zu Versionen

Wechseln zu: Navigation, Suche

hi, ich hab während meines Einstiegs in den Bereich FPGA mit Xilinx und ISE 8.1 begonnen. Mir ist folgender merkwürdiger Fehler bei der Arbeit aufgefallen:

Man kann sich das gut mit dem Darstellen der Zeilenenden im ISE Editor (Menü: View/Show Line Endings) ansehen. In modelsim kann man sich auch die fehlerhafte Zeile zusätzlich mit ausgeben lassen.

Ich denke, wenn dies nicht nur mir so geht, sollte man dies hier auf den Seiten auch mit aufführen.

mfg Sebastian

Empfehlung 8.1?

Ist es trotz 8.2sp3 immer noch sinnvoll, auf 8.1sp3 zu setzen? Einige genannte Probleme wurden ja gelöst...