D-Latch, D-Flipflop? CPU, Register?

Digit_Juergen72 schrieb:

> Habe ich das richtig verstanden?
> Ein D-Latch ist taktpegelgesteuert, das Ausgangssignal ist also immer
> high, wenn der Dateneingang und das Clock Signal high sind.

Oder wenn vorher ein HIGH gespeichert wurde.

> Das D-Flipflop wiederum ist taktflankengesteuert, also der Output nur
> high, wenn eine steigende Flanke beim Clock-Signal ist.

Nein, wenn bei der Taktflanke ein HIGH am Dateneingang anlag.

> Ein Latch/Flipflop besteht aus einem Schaltwerk und einem Schaltnetz.

Mehr oder weniger.

> Mehrere dieser Automaten bilden zusammen ein Register. Aus Registern
> kann man Speicher, Integrierte Schaltkreise, Chips und
> CPU/Mikroprozessoren bauen.
> Diese können u.a. sogar die Grundlage für künstliche Intelligenz
> bilden...

Naja, klingt zwar sehr allgemein und stark nach Bullshit-BINGO, ist aber 
ansatzweise korrekt.

> Stimmt das soweit? Wie kann man sich das besser merken? Vor allem bei
> der Bedeutung vom Latch habe ich Schwierigkeiten...

Siehe Latch und FlipFlop. Latches werden in heutigen 
Logikschaltungen nur noch wenig verwendet, vor allem bei 
Statemachines nimmt man fast immer nur FlipFlops, denn die sind die 
Grundbausteine der synchronen Schaltungstechnik.

Falk B. schrieb:
> Siehe Latch und FlipFlop. Latches werden in heutigen Logikschaltungen
> nur noch wenig verwendet,

Umso mehr bei Speichern.

NichtWichtig schrieb:
> Mit dem Klassiker 7400 (4fach NAND ) kann man alle diese Gattertypen
> herstellen (und deren Funktion begreifen).

Nicht aber die in hochintegrierter CMOS Logik häufig vorzufindenden 
Transmission-Gates. Beispielsweise Latches aus rückgekoppelten 
Invertern.

https://en.wikipedia.org/wiki/Pass_transistor_logic
https://www.researchgate.net/profile/Raheleh-Hedayati-2/publication/318469027/figure/fig12/AS:631679513292802@1527615540003/Transmission-gate-based-Flip-Flop.png

Ein D-type transparent latch (z.B. 74HC573) ist bei LE=high transparent 
(Q=D) und speichert bei LE=low.

Ein D-type flip-flop (z.B. 74HC574) speichert mit jeder low-high Flanke 
von CP.

"Latch" und "FlipFlip" sind unterschiedlich...wie bereits schon angemerkt ist das eine Flanken gesteuert (FlipFlop) und dass Andere ist zustandsgesteuert (Latch). Sprich, das Latch kann sein Ausgang solange Ändern wie das "enable" signal auf High liegt. Dies wird auf youtube von Ben Eater anhand von wirklich sehr guten Video erklärt.

ich habe die Teile von Ben Eater mal in einem Simulator nachgebaut

https://electra.academy/simulator/?global=/8-bit-computer/001-D-Latch.brain https://electra.academy/simulator/?global=/8-bit-computer/002-D-FlipFlop.brain

Falls der Simulator startet, dann sieht man an den "diskret" aufgebauten Elementen auch sehr gut den "ungültigen Zustand. Man bekommt die Speicherelemente in einen stabilen Zustand sobald man mal "Takt" drückt oder "Enable" kurz auf high legt. Dies tritt in der Regel bei echten Bausteinen nicht auf, da diese bauartbedingt intern unterschiedliche Laufzeiten haben und somit immer ein Gatter gewinnt.

ist schon lange her, dass dieser Thread aktiv war. Aber durch eine Suche kommt man immer wieder auf diese Themen. Somit finde ich es nett, wenn auch eine aktuelle Antwort drin ist...an der man das gelesene auch gleich mal ausprobieren kann.