Latch

Wechseln zu: Navigation, Suche
D-Latch

Ein Latch (engl. für Schnappschloss, Auffangregister) hat zwei Eingänge (D - Data und E - Enable) und einen Ausgang (Q). Solange E aktiv ist, wird D auf Q durchgeschaltet. Sobald E inaktiv wird, speichert Q den letzen Zustand an D. Ein Latch ist ein zustandsgesteuertes Speicherelement.

Die ICs 74xx373 und 74xx573 enthalten jeweils 8 Latches mit einer gemeinsamen Enable-Leitung. Mit diesen ICs kann man eine Porterweiterung vornehmen, beispielsweise um einen gemultiplexten Adress-/Datenbus anzusteuern.

In Digitalschaltungen in FPGAs oder CPLDs müssen Latches möglichst vermieden werden, da sie ungünstigere Eigenschaften bezüglich des Zeitverhaltens aufweisen als FlipFlops.

Wahrheitstabelle für D-Latch
Eingänge Ausgang
D E Q
L H L
H H H
x L Q0