ADF4351 - was man daraus machen kann

Ich wiederhole nochmal einen Teil des Textes den ich damals
geschrieben hatte:

----------------------------------------------------------------
Wer sich schon mal mit Fraktionalsynthese beschäftigt hat weiss
dass in der Nähe von Ganzzahl-Teilungsfaktoren die Nebenlinien
in Trägernähe "unerträglich" werden, daher sollte man mit Hilfe
eines DDS (oder auch anderer Massnahmen) diese Bereiche umgehen
indem man die Referenzfrequenz verschiebt.
----------------------------------------------------------------

Bei diesem Board wird also der ADF4351 nur in Ganzzahl-Teilung
verwendet. Ganzzahl-Teilung generiert keine durch Fraktional-
Synthese bedingten Nebenlinien. Ein zusätzlicher DDS AD9956
erzeugt die Referenz-Frequenz für den ADF4351 und verstimmt
diesen im Kleinen damit man jede Frequenz generieren kann die
durch Ganzzahl-Teilung nicht erreicht werden könnte.

Der DDS liefert bei diesem Board ein Referenz-Signal von 33MHz
(ca. +-0.5MHz). Dies ist die Obergrenze für den ADF4351. Das
Phasenoise liegt am Ausgang des DDS zwischen -135 und -140 dBc
bei 10KHz Frequenzablage. Ein respektabler Wert für so eine
Digitalmaschine. Leider liefert der DDS zwei kleine Beulen im
Phasenrauschen die sich offensichtlich in leichter
Verschlechterung des Gesamtergebnisses bemerkbar machen. Die
Beulen sind nicht bei jeder DDS-Frequenz sichtbar.

Die Verschlechterung des Phasenrauschens für eine Synthese von
4400 MHz beträgt theoretisch 4400 MHz / 33 MHz = 133 oder 42.5dB.

Trotzdem ist der Aufwand es Wert, man bekommt keinerlei
Nebenlinien durch (vermiedene) Fraktional-Synthese und erreicht
jeden Frequenzwert im Band (35 bis 4400 MHz) mit besser als 1Hz
Auflösung.

Ich habe hier ein Beispiel für Breitband-Spektrum und
Phasenrauschen bei 4400MHz direkt abgebildet, eine
ausführlichere Messung für ein paar Frequenzen befindet sich im
angehängten Zip-File.

Noch etwas vergessen:

Anbei eine Messung der Ausgangsleistung über den ganzen nutzbaren
Frequenzbereich.

Wie im Nachbar-Thread beschrieben nutze ich die dreifache Frequenz
um ein noch höhere Frequenz als 4400 MHz (Grenze des ADF4351) zu
erzeugen.

Dies ist erkennbar ... ab 4400 MHz sieht man andeutungsweise
die beabsichtigte Hochpass-Charakteristik des 3x-Pfades um die
Grundwelle zu unterdrücken. Der Hochpass ist erst ausreichend
durchlässig ab ca 4600 MHz, danach geht es durch schlechte
Anpassung, zunehmende HF-Dämpfung und weniger Verstärkung
langsam bergab. Nun gut, ein billiges Mittel um noch etwas
höher zu kommen ....

Ralph B. schrieb:
> Wie sieht dann die Rauschglocke aus?

Eigentlich ist dies an der Phasenrausch-Messkurve direkt
abzulesen. Wenn man den Träger im normalen Analyser-Mode
(also nicht Phasenoise-Mode) anschaut sieht das auch nicht
anders aus nur dass das Breitband-Rauschen (der aktuellen RBW)
noch dazukommt. Das kann man selbst dazurechnen .... Zu den
Nebenlinien ist alles gesagt: es gibt keine (siehe Breitband
Darstellung oben im Bild) bis auf die kleinen weitab vom Träger
die weniger als -80dBc haben. Da keine Fraktionalteilung
eingestellt ist gibt es auch keine Fraktional-Spurious. Da
die Phasendetektor-Frequenz (hier: =Referenz-Frequenz) riesig
ist gegenüber den sonst verwendetet (z.B.) 100 KHz werden auch
diese "natürlichen" Modulationslinien sehr wirksam durch das
Loopfilter unterdrückt.

Die noch vorhandenen Spurious stammen meist vom offenen, also
unabgeschirmten Aufbau und von der Synthese der Referenz-
frequenz über den DDS.

Nichtsdestotrotz, ich mach noch eine Darstellung für dich
damit du die direkte Vergleichmöglichkeit hast.

Speziell für Ralph nochmals eine Darstellung einer Messung
bei 2 Ghz mit seinen gewünschten Filterparametern.

Ich habe noch eine Phasenrauschmessung für diesen Frequenzpunkt
angehängt, einmal direkt in der Spektrum-Analyse und einmal in
der dezidierten Phasenrauschmessung in der Ablage 100Hz bis 1MHz.
Da muss natürlich zweimal das gleiche herauskommen, tut es auch
bis auf ca. ein halbes dB Unterschied.

Wie man sieht, sieht man nichts, also keine Nebenlinien, aber
das war ja schon vorher klar bei einer Phasendetektor-Frequenz
von 33 MHz.

Nähkästchen Plauderer schrieb:
> Ich habe noch eine Phasenrauschmessung für diesen Frequenzpunkt
> angehängt

Hinweis: das Phasenrauschen für diese 2.00 GHz ist besser als
im nativen Frequenzbereich des ADF4351 (2.20 bis 4.40 GHz).
Das rührt von einer Frequenzteilung durch zwei was rechnerisch
gegenüber 4.00 GHz eine Verbesserung von 6dB bringt.

Ralph B. schrieb:
> Zusätzlich habe ich das Problem mit Nebenlinien in ca 50KHz Abstand,
> welche auch aus dem Ablenkteil kommen könnte.

Die wirkliche Messbandbraite deines Systems wird wohl im
Dunkeln liegen.

Den höchsten Pegel in einer Nutzbandbreite abseits des Trägers
liefern die Nebenlinien oder das Phaserauschen, je nachdem
welche gesammelte Signalleistung höher ist.

Ralph B. schrieb:
> Bei mir kann ich das 100Hz Raster nur durch den fraktional/N Methode
> erreichen, Vielleicht geht das ja mit deinem Konzept besser.

Wenn ich das lese habe ich das Gefühl ich habe mein Konzept
sehr schlecht beschrieben, oder du hast meine Beschreibung
nicht gelesen, oder du hast es nicht verstanden.

Sehr sehr fein, Herr Nähkästchen Plauderer!
Hättest du einen Artikel/PDf wo das verstimmen der Referenz genauer 
erklärt wird?
Was ist da sonst noch so auf der Leiterplatte, das scheint ja etwas mehr 
zu sein als bloß ein Synth. dev board.

LG

Samson schrieb:
> Hättest du einen Artikel/PDf wo das verstimmen der Referenz genauer
> erklärt wird?

Nein, habe ich nicht. Das Feinverstimmen habe ich - denke ich -
ausreichend erklärt, der DDS erlaubt das. Wenn du das nicht
verstehst müsstest du dich selbst in die Prinzipien einlesen.

Samson schrieb:
> scheint ja etwas mehr
> zu sein als bloß ein Synth. dev board.

Das ist eben kein "Synth. dev board" wie man es vom Hersteller
des Chips bekommt sondern ein vollständiger Synthesizer der
standalone betrieben werden kann.

Spannungsversorgung rein, SPI-Steuerung rein, Ausgangsbuchse.

Samson schrieb:
> Was ist da sonst noch so auf der Leiterplatte

CPLD für SPI, diverse Spannungsregler + Filterung, Ausgangs-
verstärker für die HF, HF-Pfad Umschalter für Frequenzen
grösser 4400MHz, Hochpassfilter dafür, und Referenz-
Quarzoszillator.

Einiges habe ich bereits im Nachbar-Thread (siehe Link im
ersten Beitrag) beschrieben.

Samson schrieb:
> Hättest du einen Artikel/PDf wo das verstimmen der Referenz genauer
> erklärt wird?

Schau Dir mal diese beiden Artikel an da kann man es erahnen was der 
Nähkästchen Plauderer da alles Tolles geschafft hat, wirklich ein Profi

https://www.analog.com/en/analog-dialogue/articles/analyzing-integer-boundary-spurs.html

https://www.analog.com/media/en/technical-documentation/application-notes/AN-30.pdf

eric1

Cool, schöne Arbeit!

Kleine Frage: Auf welcher Frequenz läuft denn der AD9956?
Ich kann nicht erkennen, um was für einen Typ es sich beim 
Referenzoszillator handelt. Dieser ist halt schon extrem kritisch für 
das Phasenrauschen.

Nutzt du dafür vielleicht die PLL des AD9956 um den SYSCLK zu erzeugen? 
Falls ja wäre es interessant zu sehen wie sich das totale Phasenrauschen 
bei direkter Einspeisung eines sauberen 400 MHz Signals verändert.

GHz-Nerd schrieb:
> Kleine Frage: Auf welcher Frequenz läuft denn der AD9956?

Das hatte ich im Eingangsbeitrag verschwiegen da ich es aus
meinem Wissen heraus als unkritisch ausgeblendet habe (und sich
auch sonst kein Schwein dafür interessiert). Die
Referenzfrequenz, also der SysClock den du meinst spielt bei
diesem Konzept keine Rolle da die Signalqualität der Quelle
mehr als ausreichend ist. Es handelt sich um einen
Quarzoszillator mit 100MHz dessen Phasenrauschen mit -148dBc
bei 10 KHz Ablage spezifiziert ist

GHz-Nerd schrieb:
> Dieser ist halt schon extrem kritisch für das Phasenrauschen.

Nein, ist er in meinem Konzept nicht da er so gut ist. Warum
nur 100MHz? Der ADF4351 kann mit seinen Phasendetektor maximal
33MHz, mehr verträgt er nicht. Da reichen 100MHz Sysclock nach
Nyquist völlig aus. Ander sähe es vielleicht bei einer
Synthesefrequenz von bis zu 200MHz aus.

Erklärung dazu:

Bei der Synthese mittels DDS darf man theoretisch durch
Herunterteilung einen Gewinn im Phasenrauschen vom
20*log(Teilungsfaktor) annehmen. 100MHz / 33MHz entspricht ca.
Faktor drei, das ergäbe noch mal 9.5dB mehr. Das nützt einem
allerdings nichts da die wahre Begrenzung im DDS liegt. Laut
Datenblatt liegt das eigene Phasenrauschen am DAC Ausgang bei
-142dBc (typischer Wert bei 50MHz Synthesesignal). Das ist auch
das was ich in etwa gemessen habe. Ich könnte also einen
SysClock anwenden der 9.5dB schlechter wäre als -142dBc und
würde immer noch (gerade so) diesen Synthesewert erreichen.
Damit ist der Quarzoszillator um "Welten" besser als das was
ich hier brauche.

GHz-Nerd schrieb:
> Nutzt du dafür vielleicht die PLL des AD9956 um den SYSCLK zu erzeugen?

Nein, ich wollte nicht noch eine PLL dimensionieren bzw.
betreiben, zudem versprachen die Daten keine bessere
Performance. Wenn man also mit dem SysClock jenseits von
-135dBc bei 10KHz Ablage bleibt ist man auf der sicheren Seite
(für 33 MHz DDS Output).

Wenn man genau mitliest erkennt man dass für ein noch besseres
Phasenrauschen des Endergebnisses der ADF4351 mit seinem
Phasendetektor eine Begrenzung darstellt. Alte Synthesizer-
Weisheit: je höher die Phasendetektor-Frequenz, desto besser
die Qualität der PLL- Synthese.

Es gibt aber auch nicht viel Synthesizer-Bausteine die weit
über 100MHz Phasendetektor-Frequenz ermöglichen.

Alles klar, GHz-Nerd?

ok, danke, alles klar :)

Ich habe mich aber trotzdem ein wenig über die Architektur gewundert.
Du hast immerhin den (Design- und Kosten) Aufwand für eine abstimmbare 
Referenz und Oberwellen-Filterung getrieben. Wieso hast du nicht gleich 
eine etwas bessere End-PLL als den ADF4351 ausgesucht, z.B ein HMC833 
und eine Referenzfrequenz in der Grössenordnung von 100 MHz verwendet?
Es ist immer interessant zu hören, welche Abwägungen beim Design 
eingeflossen sind.

Hintergrund:
Ich habe auch ein Langzeit- Experimentierprojekt (Bau eines eigenen 
Mikrowellen- Signalgenerators), das seit ein paar Jahren auf dem 
Basteltisch liegt. Bisher haben es aus zeitlichen Gründen aber nur 
wenige Module über den Status "nackte Testplatine mit umständlicher 
Bedienung" geschafft. Umso mehr (und leider auch immer komplexere) 
Konzeptideen haben sich dafür in der Zwischenzeit angesammelt...
Für meine Anwendungen ist das Phasenrauschen aber nicht extrem kritisch, 
dafür liegt mein Fokus momentan in der Umsetzung einer ALC und 
anständiger Oberwellenfilterung.

GHz-Nerd schrieb:
> Es ist immer interessant zu hören, welche Abwägungen beim Design
> eingeflossen sind.

Ja der HMC833 ist schon ein schickes Teil, reicht aber eben
auch "nur" bis 6GHz. Zum Zeitpunkt zu dem ich den zur Debatte
stehenden experimentellen Synthesizer gemacht habe stand mir
der 833 nicht zur Verfügung. Ich hatte allerdings schon den
4351 fest im Blick da er sich ja als sehr populäres Teil
entwickelt hat. Und ich wollte sehen was man daraus noch machen
kann wenn man Nebenlinien vermeiden will. Den 833 dagegen hätte
ich mir umständlich und teuer besorgen müssen.

Grundsätzlich nervt es mich dass man Fraktional-Synthese Chips
bekommt die man einfach bei Teiler-Raten knapp neben der
Ganzzahligkeit ohne weitere Vorkehrungen nicht benutzen kann,
es sei denn es sind einem die Nebenlinien völlig egal und man
hat überhaupt ein Signal bei dieser Frequenz. Diese Chips sind
eigentlich standalone nur im Step-Betrieb mit relativ grossen
Schrittweiten vernünftig nutzbar.

Ich werde mal bei Gelegenheit durchrechnen was man mit dem
HMC833 noch herausholen kann, die höhere Phasendetektor-
Frequenz und die vermutlich auch noch besseren Phasenrausch-
Daten könnten ja was bringen. Bei 100MHz vs 33MHz gewinnt man
ja knapp 10dB an Phasenrauschen wenn es der DDS noch erlaubt
und der nicht deutlich schlechter wird.

Beachte dass der 833 bei 10KHz Ablage auch im Integer Modus
(der ja besser sein soll als der Fractional Modus) eine
Rauschbeule hat die den Gesamteindruck verschlechtert. Die
85dBc die im Datenblatt genannt sind erreiche ich hier im
realen Leben auch, allerdings ohne Beule nach oben.

Ich habe allerdings für eine zukünftige Untersuchung noch den
ADF5355 im Auge, der würde im (eingebauten) Verdoppler-Modus
bis 13.6 GHz generieren. Dazu braucht es dann schon recht
teuere Verstärker und stellbare Dämpfungsglieder um einen
"anständigen" Frequenzgang zu liefern.

Hallo Nähkästchen Plauderer,

Es ist schon sehr beeindruckend was Du da gezeigt hast.
Ich habe bei mir einmal eine DDS9912 mit 1GHz Takt und sehr guter 100MHz 
Referenz überprüft und bekomme doch ein Phasenrauschen welches mit nicht 
ganz überzeugt.
In Deinem Aufbau würde wahrschein lich die PLL dieses PN überdecken.
1) Hast Du ein Bild wie das PN Deines DDS allein aussieht?

Dann fand ich neulich dies hier:
https://www.crowdsupply.com/era-instruments/erasynth

Die versuchen offensichtlich mit einer Multi-Loop-PLL die von Dir 
beschriebenen
" Ganzzahl-Teilungsfaktoren die Nebenlinien in Trägernähe"
2) mir ist noch nicht klar wie die mit der 2-ten PLL die ja frac sein 
muss dann dort die IB spurs dort weg bekommen ?
Hättest Du dort eine Einschätzung?
3) Wie schätzt Du die Lösung mit Multi-Loop-PLL versus Deiner Lösung mit 
DDS ein, was hat welche Vor- und welche Nachteile? Worauf muss man 
Deines Erachtens bei beiden Lösungen achten ?

Danke für Deine Ideen dazu
Eric1

eric1 schrieb:
> Hast Du ein Bild wie das PN Deines DDS allein aussieht?

Ist im angebotenen Archiv vom 2020-04-02 20:07 enthalten.

Das hättest du auch indirekt aus meinen Äusserungen entnehmen
können (nix für ungut ...):

Nähkästchen Plauderer schrieb:
> Das
> Phasenoise liegt am Ausgang des DDS zwischen -135 und -140 dBc
> bei 10KHz Frequenzablage.

Paar Worte zu deinen anderen Fragen später.

eric1 schrieb:
> Ich habe bei mir einmal eine DDS9912 mit 1GHz Takt und sehr guter 100MHz
> Referenz überprüft und bekomme doch ein Phasenrauschen welches mit nicht
> ganz überzeugt.

Hmmm, da lese ich -143dBc bei 10 KHz, das ist das was der DDS9956
auch etwa kann, ist also nichts Überaschendes. Und amit auch gar
nicht schlecht.

Die Referenz ist allerdings beeindruckend gut, wo kommt die her?

eric1 schrieb:
> Die versuchen offensichtlich mit einer Multi-Loop-PLL die von Dir
> beschriebenen
> " Ganzzahl-Teilungsfaktoren die Nebenlinien in Trägernähe"

.... zu vermeiden

meinst du sicherlich?

eric1 schrieb:
> mir ist noch nicht klar wie die mit der 2-ten PLL die ja frac sein
> muss dann dort die IB spurs dort weg bekommen ?

Wenn man zwei PLLs hat dann hat man gleich viel mehr Freiheitsgrade.
Man findet dann leichter Kombinationen von Phasendetektor-Frequenz
(lässt sich ja durchaus in Grenzen variieren) und Ganzzahl-
Teilerwert für seine Zielfrequenz.

Ich nehme an dass die Fraktional-Schleife dann Teilerwerte annimmt
die es erlauben durch die begrenzte Loop-Bandbreite die Fraktional-
Spurs ausreichend zu unterdrücken. Das funktioniert ja im allgemeinen
ganz gut wenn man "weit genug" vom Ganzzahl-Teiler entfernt liegt.
Ist allerdings nur eine Vermutung, vielleicht nehmen sie es auch
nicht so genau ....  ich weiss nicht wirklich was sie machen.

eric1 schrieb:
> Worauf muss man
> Deines Erachtens bei beiden Lösungen achten ?

Naja, die Phasendetektor-Frequenz (Phasenrauschen und deren
Nebenlinien) der Hauptschleife ist wohl der Schlüssel für die
Signalqualität, und da wird ein DDS meist besser sein als
eine Fraktional-Loop.

Aber es kommt immer drauf an was man will. Meine Ausführungen
zum Phasenrauschen interessiert z.B. die meisten Leute nicht.
Die Amatuerfunker-Riege begeistert sich ja für einen SI5351 als
LO, und der ist in manchen Fällen grottenschlecht bei Neben-
linien. Das interessiert die offensichtlich nicht.

Nähkästchen Plauderer schrieb:
> Ich hatte es versprochen, wollte schon seit längerem mal eine
> ausführliche Messung zeigen, aber erst jetzt durch die Krise
> habe ich die Musse und komme wirklich dazu.

Ja. Danke für die Beiträge. Irgendwie hast du ein Riesenglück, daß du 
entsprechende Ausrüstungen bei dir daheim hast.

Sowas ist für unsereinen - und wohl auch für die allermeisten hier in 
diesem Forum - völlig außerhalb der eigenen Möglichkeiten.

Und man kann selbst mit viel Intuition ohne derartiges Equipment in 
diesen Gefilden nicht wirklich viel ausrichten. Da ist es gut, wenn es 
solche Beiträge hier zu lesen gibt.

Manche Dinge wie eben der ADF4351 haben die bastlerische Situation 
dramatisch verbessert. Auch die DDS-Schaltkreise von AD gehören dazu, 
seit Bernd Kernbaum mit seinem allerersten KW-Wobbler die Tür dazu 
geöffnet hatte. Das alles sind Fortschritte - aber der Abstand, den man 
als gewöhnlicher Bastler zu den kommerziellen Gefilden hat, ist dadurch 
nicht kleiner geworden. Man fühlt sich immer noch wie das Aschenputtel, 
das seine Erbsen in der Asche des heimischen Herdes sammelt - während 
die Musike ganz woanders spielt.

W.S.

W.S. schrieb:
> Ja. Danke für die Beiträge. Irgendwie hast du ein Riesenglück, daß du
> entsprechende Ausrüstungen bei dir daheim hast.

Danke für's Feedback.

Glück habe ich auch nicht soviel wie Mancher vielleicht denkt.

Ich gehöre auch nicht zu einer Riege von Betuchten die sich
praktisch jedes Messgerät zuhause hinstellen können. Aber
solange man in einer Firma arbeitet kann man sich so manche
Messung mit Luxus-Messgeräten der gut fünfstelligen Preis-
klasse ermöglichen ...

Allerdings ganz ohne Spektrum-Analyzer läuft man dann im Hobby-
Bereich schon sehr blind durch die Gegend. Das würde ich mir
nicht antun wollen. Wie du es auch sagst, nur anders:

W.S. schrieb:
> aber der Abstand, den man
> als gewöhnlicher Bastler zu den kommerziellen Gefilden hat, ist dadurch
> nicht kleiner geworden. Man fühlt sich immer noch wie das Aschenputtel,
> das seine Erbsen in der Asche des heimischen Herdes sammelt - während
> die Musike ganz woanders spielt.

Nähkästchen Plauderer schrieb:
> Ist im angebotenen Archiv vom 2020-04-02 20:07 enthalten.
>
> Das hättest du auch indirekt aus meinen Äusserungen entnehmen
> können (nix für ungut ...):

habe mir das gerade angeschaut und muss sagen, ich habe es anfangs 
übersehen, sorry

Nähkästchen Plauderer schrieb:
> Die Referenz ist allerdings beeindruckend gut, wo kommt die her?

Das sind ausgesuchte Quarze die wir damals aus 100er Chargen von 
Reichelt kaufen konnten (ca.3 v. 100 gingen so gut) und dann selektiert 
haben. Leider sind die heutigen Sets von Reichelt offensichtlich 
vorselektiert und man findet so gute Quarze nicht mehr, der 
Quarzoszillator ist eine optimierte Variante von Bernd DG4RBF die er im 
Funkamateur zusammen mit seinem Rauschmessplatz PNTS veröffentlicht hat.

Nähkästchen Plauderer schrieb:
> Wenn man zwei PLLs hat dann hat man gleich viel mehr Freiheitsgrade.
> Man findet dann leichter Kombinationen von Phasendetektor-Frequenz
> (lässt sich ja durchaus in Grenzen variieren) und Ganzzahl-
> Teilerwert für seine Zielfrequenz.

Aber was macht man wenn man einen Signalgerator hat so wie Du und nicht 
nur eine Frequenz hat sondern eine ganze Bandbreite bedienen muss?

Nähkästchen Plauderer schrieb:
> ....  ich weiss nicht wirklich was sie machen.

OK, danke für Deine Einschätzung

Nähkästchen Plauderer schrieb:
> Naja, die Phasendetektor-Frequenz (Phasenrauschen und deren
> Nebenlinien) der Hauptschleife ist wohl der Schlüssel für die
> Signalqualität, und da wird ein DDS meist besser sein als
> eine Fraktional-Loop.

OK das hätte ich so nicht gewusst, deshalb hast Du Dich ja 
offensichtlich auch für diese Lösung entschieden.

Nähkästchen Plauderer schrieb:
> Die Amatuerfunker-Riege begeistert sich ja für einen SI5351 als
> LO, und der ist in manchen Fällen grottenschlecht bei Neben-
> linien. Das interessiert die offensichtlich nicht.

Ich teile hier zu 100% Deine Einschätzung, deshalb finde ich ja auch 
Deinen Beitrag so spannend. Wenn man so eine PLL wie beim erasynth 
verwendet dann eröffnen sich ja doch Möglichkeiten bezüglich des 
Phasenrauschens die man früher nie denken konnte. Nur diese IB-spurs, 
die muss man irgendwie bekämpfen, die stören bei einem 
Signalgeneratorkonzept doch sehr.

Hast Du auch schon Erfahrung mit dem LMX2595 ? Da müsstest du doch mit 
Deiner DDS auf 100MHz gehen (wenn Du den Verdoppler der PLL belässt) ?

Eric1

eric1 schrieb:
> Hast Du auch schon Erfahrung mit dem LMX2595 ?

Habe bis heute keine Lust und Musse gehabt da über den
Tellerrand hinaus zu schauen.

Aber ein flüchtiger Blick ins Datenblatt offenbart einen
gravierenden Vorteil der LMX-Synthesizer: der Phasendetektor
kann bis 400MHz arbeiten, das ist ein unschlagbarer Vorteil
gegenüber den ADFxxxx/HMCxxxx die alle nur bis 125 MHz gehen.

eric1 schrieb:
> Da müsstest du doch mit Deiner DDS auf 100MHz gehen

Auch DDSe habe beliebige Nachteile. Hier einer davon: Frequenz-
teilungen knapp neben Ganzzahl-Teilerwerten ergeben ebenso
Nebenlinien-Probleme wie bei Fraktional-Teilung. Man muss auch
hier für die Synthese "weit genug" vom Ganzzahl-Wert weg sein
um sich nicht unnötig Nebenlinien einzuhandeln. Das ist nur
bei meinem Konzept kein Problem da ich mich nur um ca. +-0.5Mhz
verändern muss. Ich kann mir also eine passende Mittenfrequenz
aussuchen, sie soll nur wegen des Phasenrauschens möglichst hoch
sein. Bei meinen 100 MHz SysClock ist aber da bei 40 MHz Schluss,
für den ADF4351 schon bei 33MHz. Die 100 MHz SysClock sind also
für den ADF4351 gewählt dass es gerade gut ausreicht.

Der SysClock für den AD9956 ist maximal 400MHz, ergibt also nutz-
bare Synthese-Frequenz etwa max 180MHz. Für die LMX Serie müsste
man sich - um die 400MHz voll auszuschöpfen - etwas anderes
einfallen lassen.

Klaro bis dahin?

Jetzt könnte also die erste EraSynth PLL eine Phasendetektor-
Referenz von ca 400 MHz an die zweite Schleife liefern, mit
einem so krummen Frequenzwert dass die Nebenlinien der
Fraktionalteilung stark unterdrückt werden (man muss ja nur
ausreichend weit vom Ganzzahl-Teilerwert entfernt sein) und
das Phasenrauschen ausreichend gut wird.
Dieses Prinzip scheint gut im Bereich des Möglichen zu liegen.

Sinn aller guter Synthesen ist die Phasendetektor-Frequenz
möglichst hoch zu treiben um den Vervielfachungsfaktor zur
Synthesefrequenz klein zu halten.

Nähkästchen Plauderer schrieb:
> Klaro bis dahin?

ja, Danke für Deine Erläuterungen, sehr hilfreich
Eric1

Nähkästchen Plauderer schrieb:
> Ich kann mir also eine passende Mittenfrequenz
> aussuchen, sie soll nur wegen des Phasenrauschens möglichst hoch
> sein. Bei meinen 100 MHz SysClock ist aber da bei 40 MHz Schluss,
> für den ADF4351 schon bei 33MHz. Die 100 MHz SysClock sind also
> für den ADF4351 gewählt dass es gerade gut ausreicht.

Im Integer-N-Mode kann beim ADF4351 die PFD-Frequenz bis zu 90 MHz 
betragen. Allerdings wird der Takt für die VCO-Bandauswahllogik vom 
PFD-Signal abgeleitet, und die will maximal 45 MHz am PFD sehen. Man 
müsste also erst für eine niedrigere Frequenz am PFD sorgen (z.B. per 
Software den R-Teiler einstellen) und dann, nachdem die Frequenz (d.h. 
der N-Teiler) programmiert ist und nach ca. 10 PFD-Takten die 
Bandauswahl fertig ist, die Bandauswahllogik deaktivieren, bevor man 
wieder PFD-Frequenzen größer 45 MHz zulässt.

> Sinn aller guter Synthesen ist die Phasendetektor-Frequenz
> möglichst hoch zu treiben um den Vervielfachungsfaktor zur
> Synthesefrequenz klein zu halten.

Das ist grundsätzlich richtig. Allerdings darf man nicht vergessen, dass 
eine höhere Frequenz am Ref-Eingang auch höheres Phasenrauschen 
bedeutet, wenn dieser z.B. durch eine DDS gespeist wird, was wiederum 
kontraproduktiv ist. Man muss also gut rechnen oder simulieren, wie 
unter dem Strich die Phasenrauschdichte aussieht, wenn man so ein 
Konzept entwirft. Es gibt ziemlich viele Schrauben, an denen man drehen 
kann.

Ich bin auch gerade dabei, mich an einem ähnlichen Synthesizer mit 
ADF4351 und AD9951 zu versuchen. In 
Beitrag "Re: Oszillator YIG 1,9-4,4 GHz Avantek ASF-9882/7841" hatte ich schon 
einmal einen (vorläufigen und nicht mehr ganz aktuellen) Schaltplan 
gepostet. Mittlerweile ist das Ding fast fertig; ich warte nur noch auf 
ein paar Teile, die Lieferzeiten haben. Mal schauen, was dabei 
herauskommt, und ob auch die Pegelregelung wie geplant funktioniert.

> Jetzt könnte also die erste EraSynth PLL eine Phasendetektor-
> Referenz von ca 400 MHz an die zweite Schleife liefern,

Tut sie aber anscheinend nicht. Im Blockschaltbild steht etwas von 124 
bis 133,5 MHz. Wahrscheinlich waren da eher Kostenüberlegungen 
ausschlaggebend, den LMX2594 einzusetzen, und keine schnelle DDS.

Joggel E. schrieb:
> Alle Info zum (zu den) ERASynth sind herunterladbar.

dann schreibe doch mal wo, d.h, den LINK
Eric1

Nähkästchen Plauderer schrieb:
> Ich hatte es versprochen, wollte schon seit längerem mal eine
> ausführliche Messung zeigen, aber erst jetzt durch die Krise
> habe ich die Musse und komme wirklich dazu.

Das nützt uns leider gar nichts ohne die Leiterplattendateien und 
Schematik

Joggel E. schrieb:
> Schema :
> 
https://github.com/erainstruments/erasynth-micro-docs/raw/master/erasynth-micro-rev1.2.pdf

Das ist der Schaltplan vom EraSynth micro. Bei dem ist die 10 MHz 
Referenz an einen 50 MHz-VCO angebunden, der dann die Referenz für einen 
LMX2572 ist.

Als Ergänzung: Der Schaltplan des oben von Eric gezeigten EraSynth rev 3 
ist hier:
https://github.com/erainstruments/erasynth-docs/blob/master/erasynth-rev3-sch.pdf

> Ich habe auch etwas zu einem DDS gelesen.

Die DDS beim EraSynth rev 3 ist nur für den Frequenzbereich von 250 kHz 
bis 30 MHz, den der LMX2595 nicht abdeckt.

Die Firmware-Sourcen sind auch auf Github. Falls jemand die Muße hat, 
dem nahezu unlesbaren Code zu entnehmen, wie die Main PLL und Reference 
PLL für eine gegebene Ausgangsfrequenz jeweils hingestellt werden.

Hallo Joggel & Mario

Danke für die Bereitstellung der Links, das finde ich ganz toll, dass 
ihr danach einmal "gegraben" habt.
Mich würde wie Mario auch interessieren wie die Main PLL und Reference
PLL für eine gegebene Ausgangsfrequenz jeweils hingestellt werden
Mir ist der Code auch zu cryptisch, aber vielleicht kann ja hier jemand 
im Forum so etwas leicht dekodieren.

Eric1

Joggel E. schrieb:
> Zumindest hat man so einen VCO. Dessen Ansteuerung ist zwar
> kontinuierlich, aber nicht linear.

Schwerer Irrtum.

Diese eingebauten VCOs sind eine Ansammlung von mehreren einzelnen,
wobei die einzelnen auch noch eine schaltbare Bereichs-Unterteilung
haben (Varaktor Switching).

Hier für die aktuelle Anwendung allgemeingültig einen
kontinuierlichen Bereich zu finden dürfte schwierig werden.

Ralph B. schrieb:
> selbst der Erainstruments Micro scheint ja schon um fast 20 db besseren
> Phasenrauschabstand zu besitzen, als der ADF4351. Und das
> Nebenwellenfrei.

Das sehe ich nicht ganz so.
Hab mir grad dessen Schematics angeschaut:
Im Grunde ist das ein 50 MHz Referenz-Oszillator von Taitien und ein 
LMX2572, bei dem die HF nur einpolig ausgekoppelt ist.

Der Trick von TI, um die In-Band-Spurs zu umgehen so gut es geht, ist 
wohl, daß sie einen umschaltbaren Multiplizierer und einen Dividierer im 
Referenztrakt drin haben, wo man die Referenz mit 1, 3, 4, 5, 6, 7 
multiplizieren und dann wieder ganzzahlig herunterteilen kann - alles 
angeblich ziemlich störungsfrei.

Damit kann man dann die Phasendetektorfrequenz chipintern ändern, um so 
Teilungsfaktoren nahe ganzzahligen Faktoren zu vermeiden. Mir riecht das 
nach einem Teilbereich der schon lange bekannten CDCE913, was da auf den 
Chip in den Referenztrakt gelegt worden ist. Die Dinger arbeiten ja auch 
nach dem Prinzip: ganzzahlige PLL nach oben, dann ganzzahliger Teiler 
wieder nach unten. Die geeigneten Teilerfaktoren muß man sich dann 
selber ausrechnen.

Der LMX2572 kostet bei Mouser derzeit so um die 27€.
Der LMX2594 liegt bei etwa 55€ und der LMX2595 bei 77€.
Der ADF4351 liegt dort bei etwa 13.50€ und der ADF4350 bei 11.50€.

Bloß daß wir mal ein paar konkrete Preise haben.
Da sind rein preislich schon ziemliche Unterschiede vorhanden.

Und nun wird sich hier gefragt, warum in Amateur- und Bastlerkreisen die 
SI5351 so beliebt sind. Die Dinger kosten bei Ali 6€/10 Stück und auf 
Leiterplatte mit 3x SMA 3€. Ich denke, das beantwortet diese Frage.

Ähem, nochwas: Als Oszillator für einen Wobbler (vornehm 
"Netzwerkanalysator") würde ich nur aller ungernst einen Chip nehmen, 
der von hause aus Rechtecke liefert. Entweder ein DDS oder einen 
Klimmzug machen mit 2 Generatoren, Mischer, Tiefpaß. Alles in der 
Hoffnung, damit ein wenigstens einigermaßen rundliches Ausgangssignal zu 
erhalten.

W.S.

Ralph B. schrieb:
> Insbesonders wenn der Wobbelhub zwischen 2KHz und 1,4GHz betragen soll.

Ich hatte hier schon mal meinen derartigen Wobbler gepostet. 2x diverse 
ADF (1x nur als Festfrequenz bei 2.2 GHz), dann ein Fet-mischer von 
Peregrine.

Das ist so etwa das, was man als "Aschenputtel" stemmen kann.

Mit dem Ding kann ich durchaus auch im NF-Bereich unter 100 MHz wobbeln 
- aber das ergibt wenig Sinn, denn zum einen ist man da mit einem DDS 
weitaus besser bedient und zum anderen ist der LogAmp von AD, der bis in 
die 4..5 GHz reicht, nur so etwa 50..60 dB tief.

Also benutze ich diesen Wobbler nur für Zeugs jenseits der üblichen 160 
MHz und darunter einen anderen mit AD9951.

Geht so, alles andere wäre außerhalb meiner privaten Möglichkeiten. Hab 
mir auch schon mal überlegt, einen Spektrumanalyzer so etwa bis 3 GHz 
für den kleinen Mann zu entwerfen - aber das ist bislang noch ganz und 
garnicht nicht konkret geworden. Ich schätze, jeder von uns hatte schon 
mal so eine Idee gehabt.

W.S.

Dirk W. schrieb:
> Ja, das sagt die Theorie.

Das klingt nach deutlichem Widerspruch zur Theorie und Erfahrung.

Dirk W. schrieb:
> In der Praxis, auch beim ADF 4351, haben wir immer wieder erlebt

Da sich wohl keiner sich die Mühe gemacht hat im Voraus zu
berechnen wo man mit der Performance denn etwa liegen könnte.

Dirk W. schrieb:
> Wir HF Leute vermuten ein Masseproblem beim Layout des ADF 4351

Solche "unsachgemässe Handhabung" kann natürlich immer wieder
vorkommen, das sieht man schon bei den Chinesen mit ihrem relativ
hemdsärmeligen Aufbau. Allerdings gibt es so viele Variations-
möglichkeiten dass man da den Einzelfall sehr genau betrachten
muss. Es gibt ja auch noch Pegel-Probleme, Rauschquellen in Form
von Spannungsversorgung / Spannungsreglern etc.

Dirk W. schrieb:
> habt ihr noch eine Idee wie das kommen kann?

Ohne deine Konfiguration genau zu kennen (du könntest sie ja
darstellen) tippe ich auf schlechte Referenz, denn mit Herunter-
teilung kann man bei schlechten Verhältnissen ja Abstand im
Phasenrauschen gewinnen. Aber das ist reine Spekulation, um
es genau zu sagen muss man die Ausgangsparameter kennen.

Oft scheitert es ja schon daran die Referenz-Quelle genau zu
kennen. Wenn die deutlich schlechter als ein Quarzoszillator
ist dann ist das oft ein wunder Punkt.

Dirk W. schrieb:
> habt ihr noch eine Idee wie das kommen kann?

Nach all diesen "Vorkommnissen" würde mich doch sehr interessieren
wie ihr das Schleifenfilter dimensioniert habt. Wenn das nach
"Standard" gemacht wurde mag da einiges im Argen liegen.

Im Grunde genommen braucht man den ganzen Schaltplan und den
ganzen Aufbau, und die Randbedingungen der Einspeisung.
Dann auch noch das Messergebnis als Phasenrausch-Messkurve.

Also eben einfach alles ;-)

Dirk W. schrieb:
> Da waren die Ergebnisse mit einem Viertel der Referenzfrequenz von 38,8
> Mhz also nur 9,6 Mhz deutlich besser.

Absolutwerte wären da schon wesentlich aussagekräftiger. Alles
andere ist schwammig, sorry.

Eine erwünschte weitere Diskussion dann vielleicht im eigenen
Thread, bitte?

@Ralph B

Ich habe das Ziel der Anstrengung nicht ganz begriffen. Ein LO fuer 
einen Wobbler/Network Analyzer ? Ein Network Analyzer macht ja sowieso 
Homodyne Detektion, da kann mir das Phasenrauschen ja egal sein. Nein ?

Hallo zusammen,

hat die Experten-Runde einen Rat welche Artikel oder ggf. welches Buch 
es gibt das sich damit beschäftigt wie man Multi-LooP Plls entwirft, am 
besten noch für breitbandige Signalgeneratoren, so wie sie hier anfangs 
diskutiert wurden.

Bekannt ist mir ein Buch von Ulrich Rohde "Digital Frequency 
Synthesizers"

Eric1

eric1 schrieb:
> hat die Experten-Runde einen Rat welche Artikel oder ggf. welches Buch
> es gibt das sich damit beschäftigt wie man Multi-LooP Plls entwirft, am
> besten noch für breitbandige Signalgeneratoren, so wie sie hier anfangs
> diskutiert wurden.

Ich finde ich die Artikel von Herrn Dacus (Longwing) sehr gut 
geschrieben und zudem noch vergleichsweise aktuell. Die fassen das 
Wichtigste recht kompakt zusammen. Gewisse Vorkenntnisse sind aber 
sicher notwendig:

https://www.longwingtech.com/publications/

GHz-Nerd schrieb:
> Wichtigste recht kompakt zusammen. Gewisse Vorkenntnisse sind aber
> sicher notwendig:

ich habe ie ersten Beiträge einmal schnell überflogen, sind wirklicht 
gut und diesem Niveau halte ich noch stand :-)
Danke für den Link
Eric1

eric1 schrieb:
> hat die Experten-Runde einen Rat welche Artikel oder ggf. welches Buch
> es gibt

Hallo zusammen

Das was ich hier gefunden habe berichtet leider nicht über 
Multi-Loop-Konzepte dafür behandelt es aber modern und recht vollständig 
die verschiedenen PLL-Designmethoden und jede Menge über Spurs
Ich fand das Buch jedenfalls "gut"
" http://www.ti.com.xy/cn/lit/ml/snaa106c/snaa106c.pdf "
ihr müsst das xy durch cn ersetzen das Forum mag das .cn nicht
Hat einer von Euch vielleicht inzwischen etwas über Designs von 
Multi-Loop PLLs gefunden ?

eric1

Um welches Board handelt es sich, welches beim Eröffnungs-Thread gezeigt 
ist?

Vielen Dank.

Stefan schrieb:
> Um welches Board handelt es sich, welches beim Eröffnungs-Thread
> gezeigt ist?

Um ein nicht öffentlich erhältliches.

Im Start-Beitrag wurde auch auf das ursprüngliche Thema hingewiesen
in dem das Board das erste Mal erwähnt wurde (und ein paar Worte
dazu verloren wurden).

Hallo zusammen

Ich habe einmal eine Frage:
-- in den Erasynth Unterlagen
https://www.crowdsupply.com/era-instruments/erasynth
findet man, dass der Synthesizer 1 Hz Schritte kann, bis 20GHz geht und 
Integer Boundary Spurs vermeidet.
Nach meinem Wissen geht das, wenn man die Referenzfrequenz verschiebt 
(so steht es in den Quellen, die ich früher schon gepostet hatte)
-- beim Erasynth wird die 100MHz Referenz (fix) mit einem LMX2594 
zwischen 100 bis 103 MHz variiert (siehe beiliegendes Blockschaltbild)
Diese 100-103MHz dienen dann einem 2-ten LMX2595 für die Umsetzung in 
die hohen Frequenzen was ja dann in 1 Hz Schritten sein müsste

Was mir nicht klar ist und einleuchtet
-- wie bekommt man da 1 Hz Schritte hin?
-- warum wurden 100 bis 103 MHz gewählt
-- und wie soll das dann nur mit integer Teilern funktionieren?... um 
die IBSpurs zu vermeiden

Hat einer eine Idee wie man das denken muss und was die Jungs da 
tatsächlich machen ?

Grüße eric1

Danke Robert, die Erklärung hilt schon einmal

Was mich nur irritiert, dass in den Unterlagen von Erasynth irgendwo 
geschrieben ist dass es sich um ein N-integer, N-integer Konzept 
handelt?

und wie vermeidet mann dann bei dem fractional PLL-teil die IB-spurs ?
der müsste doch trotz des eingeschränkten F-Bereichs welche haben oder 
täusche ich mich da ?

Eric1

eric1 schrieb:
> und wie vermeidet mann dann bei dem fractional PLL-teil die IB-spurs ?
> der müsste doch trotz des eingeschränkten F-Bereichs welche haben

Dazu muss man sich einfach vor Augen halten wie Fraktional-Teilung
funktioniert: Es einfach ausgedrückt ein dauerndes Umschalten
zwischen zwei Ganzzahl-Teilerwerten. Genau dieses Umschalten
geschieht ja mit einer bestimmten Taktrate die sich in
Modulationslinien, also zusätzliche Frequenzen neben dem Träger,
der VCO Frequenz zeigen. Die Modulationslinien sind "immer"
vorhanden, nur werden sie - wenn der Teilerwert nur weit genug
von einem Ganzzahl-Wert weg liegt - durch die Tiefpasseigenschaft
des Loop-Filters unterdrückt sodass sie nicht auftreten. Daher
der Name Integer Boundary Spurs, die Modulationslinien treten
nur in der Nähe, an der Grenze von Ganzzahl-Teilerwerten auf,
bei weitab von Integer liegenden Teilerwerten wirkt das Loop-
Filter als guter Integrator zwischen den Teiler-Umschaltungen.

Die Kunst ist also nur Fraktional-Teilerwerte zu verwenden deren
Nebenlinien (die "immer da sind", ich wiederhole) ausreichend gut
durch das Loop-Filter unterdrückt werden. Dies scheint beim
EraSynth bei diesen Konzept zu gelingen. Man hat ja die Freiheit,
wie ich füher schon sagte, Freiheitsgrade, um unterschiedliche
Referenz-/Phasendetektor-/Hauptteiler-Kombinationen zu wählen um
ein und dieselbe Ausgangsfrequenz zu synthetisieren und um damit
den IB Spurs auszuweichen.

Danke Nähkästchen Plauderer für die gute Erklärung
Das wie genau die das machen wäre doich noch ein schönes Detail 
herauszufinden

Eric1

eric1 schrieb:
> Was mir nicht klar ist und einleuchtet
> -- wie bekommt man da 1 Hz Schritte hin?

Wie schon meine Vorredner schrieben, wird die zweite PLL wohl im 
Frac-N-Betrieb laufen, mit hinreichend großem Nenner.

> -- warum wurden 100 bis 103 MHz gewählt

Wird im Datenblatt so vorgekaut (100 MHz Clock und 200 MHz am PFD 
mithilfe des internen Verdopplers). Wahrscheinlich bekommt man damit die 
beste Performance.

> -- und wie soll das dann nur mit integer Teilern funktionieren?... um
> die IBSpurs zu vermeiden

Nur mit Integer-Teilern wird es nicht funktionieren, wenn man 1 Hz 
Auflösung bei 15 GHz haben will.

Wobei ich das Design ein wenig schräg finde. Man könnte vielleicht 30 
Euro sparen, wenn man den teuren LMX2594 in der PLL 2 durch einen 
DDS-Synthesizer ersetzen würde. Für 1 Hz Auflösung bei 15 GHz würde ein 
36 bit Tuning Word reichen, wenn man z.B. eine DDS-Clock von 400 MHz 
und, wie gehabt, 100 MHz am Referenz-Eingang des letzten LMX2594 (PLL 3) 
wählen würde. Das täte z.B. ein AD9956, und der kostet die Hälfte. Gut, 
der bräuchte noch etwas Beschaltung (mehrere Betriebsspannungen, hat 
einen Current Output DAC, braucht ein Rekonstruktionsfilter), aber 
trotzdem wäre das eine Vereinfachung. Zumal sie ja ohnehin noch einen 
DDS-Sythesizer an Bord haben, um den Bereich bis 30 MHz abzudecken. Den 
DDS-Synth könnte man mit umschaltbarem Rekonstruktionsfilter hier 
eigentlich zweifach verwenden. Wer weiß, was die Idee dabei war, wenn es 
denn eine gab.

> Das wie genau die das machen wäre doich noch ein schönes Detail
> herauszufinden

Wie weiter oben schon gesagt: Die Firmware-Source ist frei verfügbar. 
Allerdings ist das ziemlicher Spaghetticode, so dass ich Abstand davon 
genommen habe, mir das näher anzuschauen. Hoffentlich ist die Hardware 
nicht auch so designend.

Ein weiteres Problem bei dem EraSynth ist meines Erachtens der Ausgang, 
der keine Oberwellenfilter und keine richtige Pegelregelung hat. Das 
schränkt die Nützlichkeit als Laborgerät schon etwas ein. So etwas bis 
15 GHz ordentlich hinzubekommen ist deutlich schwieriger als der bloße 
Synthesizer mit diesen ICs. Ich bastele ja immer noch an etwas ähnlichem 
mit ADF4351 bis 4 GHz; mit vertretbarem Aufwand und beschränkten 
zeitlichen Ressourcen ist das nicht so einfach. Wobei man sagen muss, 
dass der kleine EraSynth auch nur 249 US-$ kostet, für den Preis ist das 
wohl nicht zu machen.

GHz N. schrieb:
> Der Grund ist wohl ganz einfach, dass ein DDS in Schen Phasenrauschen
> einem state-of-the-art PLL Ic einfach nicht das Wasser reichen kann.

Ja, das mag sein. Ein einzelner ADF4351 o.ä. scheidet an der Stelle 
zumindest aus, wenn man 1 Hz Auflösung bei 15 GHz haben will, da er nur 
einen 12-Bit-Delta-Sigma-Modulator hat.

Wobei man angesichts der Kosten eines LMX2594 die Referenz für die PLL 3 
ohne weiteres mit einem Tandem aus PLL-IC und DDS-Synthesizer erzeugen 
könnte. Den Onboard-DDS-Synthesizer für den Bereich bis 30 MHz könnte 
dann immer noch einsparen. Es gibt viele Möglichkeiten, das Problem zu 
lösen.

Hallo

Damit die 3-te PLL gutes Phasenrauschen macht (so wie es spezifiziert 
ist), müsste sie doch mit pfd bei 200MHz laufen (ihr schriebt je höher 
die pfd-Frequenz desto besser)
Damit wären aber die kleinsten Schritte auf 200MHz festgesetzt.
Aber wie passt das mit den 100-103 MHz der 2-ten PLL zusammen ?

Irgendwie bekomme ich das nicht zueinander

Eric1

eric1 schrieb:
> Damit wären aber die kleinsten Schritte auf 200MHz festgesetzt.

Man muss ja nicht Ganzzahl-Teilung verwenden. Die landläufigen
Fraktional-N-Chips haben bei Ganzzahl-Teilung ein besseres
Phasenrauschen als bei Fraktional-N-Teilung, aber das unter-
scheidet sich nur um ein paar dB. Damit kann man auch "leben".

eric1 schrieb:
> Aber wie passt das mit den 100-103 MHz der 2-ten PLL zusammen ?

Wie bereits öfters erwähnt stören die Integer Boundary Spurs
ja nur dann wenn sie - wie der Name sagt - im Grenzbereich zur
Ganzzahl-Teilung auftreten. Dazwischen (also zwischen zwei
benachbarten Ganzzahl-Teilerwerten) gibt es ein grosses "Gebiet"
wo man die Fraktional-N-Teilung schamlos ausnutzen kann.
Die Kombination der beiden Frac-N PLLs ergibt eine riesige Vielfalt
an Variationsmöglichkeiten um eine möglichst nebenlinienarme
Synthese zu bekommen.

Wie bereits Mario (am 08.06.2020 14:32) schrieb könnte man sich
mit Hilfe eines DDS eine PLL sparen, was aber die Probleme nicht
einfacher macht da man auch damit Nebenlinien bekommt die einem
das Leben schwer machen (insbesondere wenn man breitere Frequenz-
bereiche mit einem DDS ausnutzt). Man braucht sich nur mal mit
etwas Hirnschmalz die Nebenlinien-Spektren eines DDS-Datenblatts
zu Gemüte führen. Allerdings sieht man dort oft nur die besten
Ergebnisse. Weitaus zuverlässiger (und schlechter) sind die
garantierten Worst Case Werte die oft nur bei 60 bis 70 dBc
liegen.

Am besten fährt man mit einem DDS wenn man sich auf möglichst
schmale Frequenzbereiche beschränkt und sich experimentell
einen besonders nebenlinienarmen Frequenzbereich sucht.

Ja, Nähkästchenplauderer wenn alles als "fractional" zugelassen wird 
kann ich Deiner Argumentation folgen und dann ist es nur sicher eine 
große Fleißarbeit alle Integer Boundary Spurs durch clevere Teilerwerte 
bei 2 PLLs witestgehend zu beseitigen.

Aber schau mal die Erasynth Spec an (Anlage), dort steht für mich 
eindeutig dass die 3-te PLL im Integer Modus läuft und dann kommen meine 
Fragen oder Verständnisprobleme auf

Eric1

eric1 schrieb:
> Damit die 3-te PLL gutes Phasenrauschen macht (so wie es spezifiziert
> ist), müsste sie doch mit pfd bei 200MHz laufen (ihr schriebt je höher
> die pfd-Frequenz desto besser)

Wer sagt denn, dass der LMX2595 in der PLL 3 mit einer Frequenz von 200 
MHz am PFD läuft? Der hat doch zwei Teiler im Signalweg, die bis 128 
bzw. 255 eingestellt werden können.

Man kann sich ja mal überlegen, welche Konfiguration der 
Synthesizer-Chips mit den Angaben von Era kompatibel ist. Wenn die 
Angaben denn so stimmen. Immerhin steht da auch etwas von einer 
Multi-Loop-PLL, und das ist das Design definitiv nicht. Das sind einfach 
drei PLL-Synthesizer hintereinander. Oder alternativ eben den Source 
Code anschauen.

Mario H. schrieb:
> eric1 schrieb:
>> Damit die 3-te PLL gutes Phasenrauschen macht (so wie es spezifiziert
>> ist), müsste sie doch mit pfd bei 200MHz laufen (ihr schriebt je höher
>> die pfd-Frequenz desto besser)
>
> Wer sagt denn, dass der LMX2595 in der PLL 3 mit einer Frequenz von 200
> MHz am PFD läuft?

Ich habe mir gerade mal kurz das Datenblatt des EraSynth angeschaut. Das 
Ding hat demnach einen "Low Spurious Mode" und einen "Low Phase Noise 
Mode". In letzterem ist lt. Datenblatt die zweite PLL überbrückt. D.h. 
die dritte PLL muss dann zwangsläufig im Fraktionalmodus laufen; 
gleichzeitig wird aber die PFD-Frequenz wohl deutlich höher sein. In 
dieser Betriebsart erreicht der EraSynth gemäß der Messung in Figure 20 
des Datenblatts auch das im Datenblatt des LMX2595 angegebene 
Phasenrauschen (Figure 13 des Datenblatts).

Im "Low Spurious Mode" wird die dritte PLL wohl mit einer niedrigeren 
PFD-Frequenz laufen, und die zweite PLL stellt die 100 - 103 MHz für die 
dritte PLL als Referenz zur Verfügung. Laut der Messung im Datenblatt 
des EraSynth (Figure 17) ist das Phasenrauschen auch um einiges 
schlechter.

Mario H. schrieb:
> In letzterem ist lt. Datenblatt die zweite PLL überbrückt.

Mario, Du hast recht, ich habe gerade in den Schaltplänen nachgesehen 
und siehe da gibt es dort 2 Überbrückungs-Schalter für die PLL2, es wird 
die fixe Ref-Frequenz von 100MHz auf die PLL3 gegeben und dann bleibt 
dort nichts mehr übrig von integer N
Der hat dann zwar niedriges PN aber mit Sicherheit die intger boundary 
spurs.

Und im anderen Modus hat er zwar mehr Teiler zur Verfügung und kann das 
was Nähkästchenplauderer sagt mit den Teilern spielen (dazu noch wenn 
einer fractional ist) und wenn die die Spur-Tabellen abarbeiten low 
spurs erzielen.

Mir wird immer klarer die "kochen auch nur mit Wasser, ich denke hier 
sogar nur lauwarmem".

Mario gibt es eine Definition oder Kriterien wann eine PLL "multi Loop 
ist" ? Hier hast du recht ist nur eine Kaskade von 3 PLLs.
Viele Grüße
Eric

eric1 schrieb:
> Mario gibt es eine Definition oder Kriterien wann eine PLL "multi Loop
> ist" ? Hier hast du recht ist nur eine Kaskade von 3 PLLs.

Darunter würde ich eine Frequenzumsetzung des VCO-Singals innerhalb der 
Regelschleife auf eine kleinere Frequenz verstehen, wobei das dafür 
notwendige LO-Signal von einer weiteren PLL kommt. Das ganze kann man 
natürlich n-mal ineinander verschachteln -- siehe das Bild im Anhang. 
Aber keine Ahnung, ob diese Bezeichnung Standard ist.

> Mir wird immer klarer die "kochen auch nur mit Wasser, ich denke hier
> sogar nur lauwarmem".

Ja, sehr überzeugend wirkt das ganze Konzept nicht. Sie verwenden einen 
teuren 20 GHz-Synthesizer-Chip nur zwischen 100 MHz und 103 MHz, und 
umgehen ihn in ihrem "Low Phase Noise Mode" offenbar noch vollständig. 
Hier hätte man, wie oben schon gesagt, besser einen schnellen 
DDS-Synthesizer mit Tuning-Wortbreite größer 36 Bit genommen. Damit 
hätte man dann direkt um die 200 MHz für die PLL 3 erzeugen können, 
unter Umgehung des internen Verdopplers des LMX2595. So wäre man den 
faulen Kompromiss zwischen "Low Phase Noise Mode" und "Low Spurious 
Mode" losgeworden.

Oder, wenn das zu teuer geworden wäre oder man das Phasenrauschen des 
DDS-Synthesizers nicht ausreichend klein bekommen hätte, wäre hier eine 
sinnvoll aufgebaute Fractional-N-PLL angezeigt gewesen. Besser wäre ein 
Fractional-N-PLL-Baustein mit externem VCO, da man für die 1 
Hz-Auflösung bei 15 GHz am Ausgang einen Delta-Sigma-Modulator mit 
ausreichender Bitbreite benötigt. Das leisten die üblichen integrierten 
PLL-Synthesizer-Chips à la ADF43xx meist nicht. Deswegen haben sie an 
der Stelle der Einfachheit halber oder mangels besserer Ideen wohl auf 
einen weiteren enorm breitbandigen LMX2595 zurückgegriffen. Den VCO und 
die PLL (insbesondere das Loop Filter) müsste man dann natürlich passend 
auslegen und auf den LMX2595 in der PLL 3 zuschneiden, um das 
Phasenrauschen zu minimieren.

Hier ist übrigens ein Video, das ich gerade gefunden habe, in dem ein 
Mensch den kleinen EraSynth an einen Spektrumanalysator anschließt:

https://www.youtube.com/watch?v=I6iSovdd1Nc

Das Ding erzeugt offenbar ordentlich Nebenlinien, die nichts mit Integer 
Boundary Spurs o.ä. zu tun haben (ich meine nicht die Linie, die vom 
Funkmikrofon des Erzählers eingestrahlt wird). Könnte das ein 
EMV-Problem auf der Platine sein? (Hatte ich bei meinem Aufbau mit 
ADF4351 auch zu bekämpfen -- kam vom USB-Chip, war aber bei weitem nicht 
so massiv und auf den ersten Blick gar nicht sichtbar.) Auch dass das 
Funkmikrofon derart massiv dort einstrahlt, finde ich erstaunlich. Bei 
vierlagiger Platine mit durchgehender Massefläche, SMD-Bauteilen und 
elementaren Filter- und Abblockmaßnahmen sollte sich das auch ohne 
äußere Abschirmung gutmütiger verhalten.

Mal ein Frage an alle

Hat jemand hier im forum den Erasynth+ oder Erasynth++ in Betrieb und 
könnte über seine Erfahrungen besonders über Spurs und Phasenrauschen 
berichten ?

Eric1