: Spotgrösse Linsenausgang 4100um Abstand Linse bis Laserausgang 40mm Spotgrösse Rand 100um 161mm = 4000um 11mm = 273um Bedeutet, das der Spot in der mitte 373um gross wird. gruss
du bekommst in der Bucht einen DDS fuer ~6-10€ den kannste auf 0,0irgendwas Hz genau einstellen (AD9850) i bin der Meinung wenn ich mir so einen Belichter baue sollte er schon entspechend funktionieren und nicht nur so zusammengeknaubt (gebastelt) sein so das mal als denkanstoss, es darf weiter
are all PLDO = (5.0V - (0.98 x 1.8V)) x 50 mA advantages when using the MCP1802 as a voltage PLDO = 161.8 milli-Watts reference. Device Junction Temperature Rise Ratio Metric Reference The internal junction temperature rise is a function of internal power dissipation and the thermal resistance MCP1802
processtechnologyaswellasarchitecturalimprovements The XC4000 families achieve high speed through ad- contribute to this increase in FPGA capabilities. However, vanced semiconductor technology and through improved achievingthesehighlogic-densityandperformancelevels architecture, and supports system
in <sca> 145 ISDN/telephony numbering plan, international number. Default value if “+” is in <sca> 161 ISDN/telephony numbering plan, national number 128–255 Other values refer GSM 04.08 section 10.5.4.7 EnsembleC4:Interfacecommands Commands ATE Command echo (ver. 2) Description: Determines if the DCE
Function NWR0 NWE Byte-write or byte-select access, see “Byte Write or Byte Select Access” on page 161 A0 NBS0 8-bit or 16-/32-bit data bus, see “Data Bus Width” on page 161 NWR1 NBS1 Byte-write or byte-select access see “Byte Write or Byte Select Access” on page 161 8-/16-bit or 32-bit data bus, see “Data Bus Width” on page 161. A1 NWR2 NBS2 Byte-write or byte-select access, see “Byte Write or Byte Select Access” on page 161 NWR3 NBS3 Byte-write or byte-select access see “Byte Write or Byte Select Access” on page 161 159 6462B–ATARM
Relay 2 1GSs/500MSs Control Relay 2 F F F SoC SoC F F F TRG-CH1+ INDATA2 TRG-CH1- ADC ADC ADC REF OUT AD9288 (ch1) REF OUT AD9288 (ch1) CLK100M CLK100M REF OUT TRIGGER CPLD REF OUT AD9288 (ch2) REF OUT AD9288 (ch2) TRIGGER TRIGGER FPGA Cyclone III INDATA2 1GSs/500MSs CH2 RL1+ 1GSs/500MSs CH2 RL1+ XBUS XBUS
Leute, warum sowas immer wieder und wieder... Warum bloß habt ihr es nicht drauf, wenigstens einen AD9833 zu kaufen und diesen IC die Arbeit machen zu lassen? 25 MHz DDS-Takt mit 10 Bit analoger Auflösung schafft ihr mit keinem Atmel und der AD9833 ist auch ein recht billiger Chip, der Sinus+Rechteck
Programmierübung (in ASM) bzw. zum lernen ist das auch kein so schlechtes Projekt. So ein IC wie AD9833 oder AD9832 oder auch das oben schon erwähnte fertige Modul mit dem AD9850 (auch wenn die Qualität nicht optimal ist) ist auch nicht mehr so teurer, dafür aber deutlich besser (2 Bit mehr Auflösung
conversion: required. The A/D conversion time per bit is 1. Configure the A/D module: defined as T AD. A minimum wait of 2 T AD is Configure analog pins, voltage reference and required before next acquisition starts. digital I/O (ADCON1) Select A/D input channel (ADCON0) Select A/D acquisition time (
dc,Fa,db,Fb,db,Fb,da@,Fb,dg@,Eb,eg@,AC,eg@,Ce,eg#@,BD} ea@ ED FD ea@ {arpx,ea@,G^C} |205 d GD GD d ad Fa bd Fb C^d FC FC Cd |206 dg@ Eb Eb dg@ eg@ Eb eg@ Eb eg#@ ED ED eg#@ |207 tempo 48=56 ea@ ED ED ea@ ea@ EC fa@ EC ga#@ EC EC ga#@ |208 D2fb@ B2Deg@ C6e8a@ D2 key d [TR2 ++ D2!63] [track TG1222 [TR1
>Leute, es ist noch sehr viel Schlimmer als erwartet. >Transistor AD149 für T7 >5,5V über einen 100K Widerstand ergeben 10mA bei Uce=-0,5V @ 20 Grad Leut - wach auf. Erstens wird hier kein AD149 verwendet, der nach deiner Rechnung hfe=200 haben müsste, was er schon
Moderator. Hallo, Wo steht das ? Die mir (und jedem anderen auch) verfügbaren Diagramme für AD149 und AD161 zeigen für kleine Ic das umgekehrte Verhalten, für große bleiben Ic über die Temperatur konstant. Also bitte Quellen nennen, es stehen genug im Netz. Gruß, Michael
10.20027730826997+50+5.0+50%0Av+176+288+176+144+0+0+40.0+5.0+0.0+0.0+0.5%0Ar+352+224+352+144+0+1000.0%0Ad+272+256+272+288+1+0.805904783%0Ad+272+224+272+256+1+0.805904783%0Aw+272+288+176+288+0%0Aw+272+224+352+224+0%0Aw+176+144+352+144+0%0Aw+352+224+464+224+0%0Aw+352+144+464+144+0%0Aw+272+288+464+288+0%0Ax+489+309+663+315+0+24+masa+regulatora%0Ax+516+229+695+235+0+24+masa+obciazenia%0Ax+494+155+733+161+0+24+napiecie+do+regulatora%0Ax+89+220+182+226+0+24+zasilanie%0A 1. Anzupfung- Spannung fuer den Regler 3. Anzupfung- Masse von dem Regler 2. Anzupfung- Masse von dem Last Aber ich verstehe nicht
1 2 3 4 5 6 6 2 C 2 A 10k C A IC1 PORT A V 2 R2 9 RESET (AD7)PA7 32 SV1-10 C 2 (AD6)PA6 33 SV1-9 SV1-1 Z 1 34 ISP 0 H 1 Q 18 (AD5)PA5 35 SV1-8 SV1-2 - - - - - - - - - - 1 p 6 XTAL2 (AD4)PA4 36 SV1-7 3 3 3 3 3 3 3 3 3 3 C 2 1 2 19 (AD3)PA3 37 SV1-6 S S S S S S S S S S XTAL1 (AD2)PA2 38 SV1-5 40 (AD1)PA1 39 SV1-4 20 VCC (AD0)PA0 SV1-3 GND GND 8 PORT B (SCK)PB7 7 SV2-10 C (MISO)PB6 6 SV2-9 V (MOSI)PB5 5 SV2-8 SV2-1 GND (SS)PB4 4 SV2-7 (TXD1)PB3 3 SV2-6 B C C3 C4 (RXD1)PB2 2 SV2
BL_NE) h(BL_NOE) FSMC_NBL[1:0] NBL h(Data_NE) tsu(Data_NE) t t t v(A_NE) su(Data_NOE) h(Data_NOE) FSMC_AD[15:0] Address Data v(NADV_NE) h(AD_NADV) w(NADV) FSMC_NADV ai14892b Table 75. Asynchronous multiplexed PSRAM/NOR read timings (1)(2) Symbol Parameter Min Max Unit w(NE) FSMC_NE low time 3T HCLK–1 3T
following fields: src The source operand defined by As and S-reg dst The destination operand defined by Ad and D-reg As The addressing bits responsible for the addressing mode used for the source (src) S-reg The working register used for the source (src) Ad The addressing bits responsible for the addressing
richtig, dass ich beim PIC12F1822 (http://ww1.microchip.com/downloads/en/DeviceDoc/41413C.pdf) die AD-Wandlung mit maximal 8 MHz fahren kann? Sodass ich also alle 0,125 µs einen Wert messe? Den Wert habe ich aus der Tabelle auf Seite 161. Freundliche Grüße
richtig, dass ich beim PIC12F1822 >(http://ww1.microchip.com/downloads/en/DeviceDoc/41413C.pdf) die >AD-Wandlung mit maximal 8 MHz fahren kann? Sodass ich also alle 0,125 µs >einen Wert messe? Den Wert habe ich aus der Tabelle auf Seite 161. Die Tabelle ist für den *DAC*. MfG Spess
V P MCA8 E20 CS DQ29 1 T c A A4 ADQ(28) 9 6 1 I MCAD(0:7) MCAD(0) DQ28 B5 ADQ(27) 6 3 p 0 D 2 H19 AD0 DQ27 6 1 8 2 2 MCAD(1) AD1 DQ26 A5 ADQ(26) E 9 MCAD(2) J17 D7 ADQ(25) 6 5 4 3 2 1 G20 AD2 DQ25 O MCAD(3) AD3 DQ24 A6 ADQ(24) MCAD(4) G19 C7 ADQ(23) H18 AD4 DQ23 S MCAD(5) AD5 DQ22 A7 ADQ(22) MCAD(6) H17 D8 ADQ(21) O F20 AD6 DQ21 B6 MCAD(7) AD7 DQ20 ADQ(20) G17 C6 ADQ(19) U DQ19 C5 R DQ18 ADQ(18) N 0 C 0 / K 1 R1063 0 D6 ADQ(17) 0 1 6 6 0 R1064 0 F19 TEST DQ17 C4 A P D C X1 n 5 Q W 3 SCAN DQ16 ADQ(16) D R D D 9 - 0 F 5
@ IngolfAD161/162 war auch nicht schlecht. Ob Herr J. im Buch auch geschrieben hat, daß es sich um ausgesuchte Pärchen mit möglicht gleichem h21e handelte?
DDBS EJTAG Data Address Break (address only) or EJTAG Data Value Break on Store (address + value) AdEL Load address alignment error Load reference to protected address AdES Store address alignment error Store to protected address DBE Load or store bus error DDBL EJTAG data hardware breakpoint matched
mir auch ein paar PCBs gemacht, z.B. mit einem TLV320AIC23B. Ein UDA1320-Board sowie eins mit einem AD9833 fliegen auch noch rum :) Das wären dann z.B. die möglichen Kandidaten für die Soundausgabe des Theremins gewesen. Im Prinzip ist das Projekt an sich fast immer wurscht, solange das Thema interessant
auch > ein paar PCBs gemacht, z.B. mit einem TLV320AIC23B. Ein UDA1320-Board > sowie eins mit einem AD9833 fliegen auch noch rum :) Das wären dann z.B. > die möglichen Kandidaten für die Soundausgabe des Theremins gewesen. > Im Prinzip ist das Projekt an sich fast immer wurscht, solange das Thema >