using the auto flush function, the maximum packet length is 63 bytes in variable Setting PKTCTRL1.ADR_CHK to any other packet length mode and 64 bytes in fixed value than zero enables the packet address packet length mode. Note that the maximum filter. The packet handler engine will compare allowed
define TWI_ARB_LOST 0x38 // Arbitration lost // TWI Master Transmitter staus codes #define TWI_MTX_ADR_ACK 0x18 // SLA+W has been tramsmitted and ACK received #define TWI_MTX_ADR_NACK 0x20 // SLA+W has been tramsmitted and NACK received #define TWI_MTX_DATA_ACK 0x28 // Data byte has been tramsmitted
oft darf man den MSP430F4xxx flashen bzw. earsen? - wie liest man einen bestimmten(ab vor gegebenen adr) Flash bereich? - gibt es fertige methoden zum schreiben und lesen vom Flash bereiche? Danke Gruß Laila
Flash_ptrC = (char *)0x1040; // Initialize Flash segment C ptr Flash_ptrD = (char *)0x1000; // Initialize Flash segment D ptr FCTL3 = FWKEY; // Clear Lock bit FCTL1 = FWKEY + ERASE; // Set Erase bit *Flash_ptrD = 0;
QEX scheint es N2ADR mit seiner Veröffentlichung ja auch nicht geschafft zu haben. Karsten
Die von N2ADR angekündigte Veröffentlichung ist scheinbar schon auf den Seiten der ARRL verfügbar/herunterladbar. N2ADR kündigt auf seiner Homepage unter http://james.ahlstrom.name/transceiver/index.html eine
________ schrieb im Beitrag #1995835: > FT-1000D, TS850, IC-765, alle 3 >= 150db BDR 60 Sekunden Google hat folgendes zu Tage gebracht: FT1000D: 108 dB TS850: 108 dB IC-765: knapp 100 dB Noch ein Vorschlag?
den IMD freien Dynamikbereich mit BDR verwechseln, IC765 152db, TS850 148db und FT-1000D >154db
Was die LTZ1000A anbetrifft: Das HP3458A verwendet laut der AN86 von Linear Technonlogy die LTZ1000A als Referenz, das will was heißen. Auch sonst sind die AN86 bzw. deren Anhänge sehr lesenswert.
Kai Klaas schrieb im Beitrag #1925926: >>Ich habe mich auf die LTZ1000A konzentriert. > > Bist du zufrieden mit dem Teil? Wir setzen auch die LTZ1000 ein, ist mit Abstand das Beste. Integrierte Referenzen können ihr nicht das Wasser reichen. Wichtig ist, die
58 58 μs Settling Time 0.001% 10 V step G = 1 6 6 μs G = 10 4.6 4.6 μs G = 100 9.6 9.6 μs G = 1000 74 74 μs Slew Rate G = 1 to 100 2 2 V/μs GAIN G = 1 + (49.4 kΩ/G ) Gain Range 1 1000 1 1000 V/V Gain Error V OUT= ±10 V G = 1 0.06 0.04 % G = 10 0.3 0.2 % G = 100 0.3 0.2 % G = 1000 0.3 0.2 % Gain Nonlinearity
LatticeECP/EC Family Data Sheet DS1000 Version 02.7, February 2008 LatticeECP/EC Family Data Sheet Introduction May 2005 Data Sheet Features − LVCMOS 3.3/2.5/1.8/1.5/1.2 − LVTTL ■ Extensive Density and Package Options − SSTL 3/2 Class I,
######################################## while TRUE 'ID_1st=(ID_1st) ' Test delay_ms(1000) ' ist eine CAN-Bus-Mitteilung da? Msg_Rcvd = CANRead(Receiver, RxTx_Data , Rx_Data_Len, Can_Rcv_Flags) ' wenn ja, dann schicken wir was zurück...... ' ich empfange jetzt
Und ein Beispiel von einer Schalterdose mit festen Node-Adr, angelehnt an den Code von Hugo und vom Mikroe-Compiler-Beispiel: '################################################################# ' Helmut`s CAN-Bus-Test
####### //BF changed by Guido void Hardware::TransferDataPlane_asm_persistant(unsigned long Buffer_Adr1, unsigned long Plane_Adr1) { if ((QM_Enabled == 1) || (Cursor_Enabled == 1)) { asm(" PFX %hi(1460) ; //Set Counter BF-> change from 1460 to 1000 for new grid to avoid pixel error MOVI %l1,%lo(1460)
entspricht das einer mittleren Stromaufnahme von 15mA / 300, also etwa 50uA. Ein Batteriesatz mit 1000mAh sollte somit für eine Betriebsdauer von ca. 10.000h = ca. 400 Tage ausreichen. Funktionsweise Der Mega88 übernimmt die Kontrolle und den Dialog mit dem System via serieller Schnittstelle.. Im Konfigurationsmenü
im Büro stand lief Ethernet für den rest vom Haus auch über ne Telefonleitung, verdillt, hab nur 4 Adren verwendet im gleichen Kabel lief noch ein analoges Telefon. Lief 1-2 Jahre problemlos, mit 100mBit mehr konnt ich nich testen, dann haben wir den Router ausem Büro in den Raum verlegt wo der Hausanschluss
UTP) wurde genau für Telefonkabelinstallationen entwickelt. Oft hat es 2 - 3 Doppeladern, aber auch 1000. * *Ethernetkabel* ist faktisch Qualitäts-Telefonkabel mit genau (heutzutage) 4 Doppeladern und sehr exaktem Wellenwiderstand. Zudem sind die Verdrillungen (Umschlingung pro Meter) untereinander
) LEFT JOIN `case` g ON (g.ID = l.Case_ID) LEFT JOIN kiste k ON (k.ID = l.Kiste_ID) LEFT JOIN adr ON (adr.ID = a.Adr_ID) LEFT JOIN tree_typ t ON (t.ID = b.tree_typ_ID) UNION SELECT '-1', COUNT(b.ID), ' _SUMME_', '', '', '', '', '', SUM(Menge), '', '', '', SUM(a.EPreis * l.Menge) FROM bauteil
0)) LEFT JOIN `case` g ON (g.ID = l.Case_ID) LEFT JOIN kiste k ON (k.ID = l.Kiste_ID) LEFT JOIN adr ON (adr.ID = a.Adr_ID) WHERE b.Bezeichnung LIKE 'GS 8%' OR l.Bezeichnung LIKE 'GS 8%' OR l.SMD_Text LIKE 'GS 8%' OR l.LagerNr LIKE 'GS 8%' OR l.Barcode LIKE 'GS 8%' OR a.BestellNr LIKE 'GS 8%'
LatticeECP/EC Family Data Sheet DS1000 Version 02.7, February 2008 LatticeECP/EC Family Data Sheet Introduction May 2005 Data Sheet Features − LVCMOS 3.3/2.5/1.8/1.5/1.2 − LVTTL ■ Extensive Density and Package Options − SSTL 3/2 Class I,
TotalHarmonicDistortionPlusNoisevs.Amplitude Figure22.SupplyCurrentI vsSSrequency Rev. B | Page 13 of 20 AD5290 1000 ) A ( D ID T E R 100 R U C L P P VDD/VSS = ±16.5V S 9 - 1 1 - 0 7 10 0 0 1 2 3 4 5 DIGITAL INPUT VOLTAGE V IH (V) Figure23.SupplyCurrentvs.DigitalInputVoltage Figure25.LargeSignalSettlingTime,Code=0x00to0xFF
Zusammengefasst heißt das, gleiche Programm-Sequenz, Adresse 6 für Offset auf Kanal 1 und 2 wie gehabt, Adr. 0 – für Kanal 1. – LMH6518 Adr. 1 – für Kanal 2. – LMH6518 Adr. 3 – für Kanal 3. – LMH6518 Adr. 4 – für Kanal 4. – LMH6518 vorausgesetzt, der zurückentwickelte Schaltplan ist korrekt. Ich
Ich glaube die magische Grenze liegt so um die 1000 Posts - da muß du wohl noch etwas leiden ;-) Schönes WE, Mirko
Projektplanung" machen, aufteilen der einzelen Schritte usw. Sonst stehen hier dann schluss endlich 1000 Beiträge und ein Radio gibts immer noch nicht.
ich also auch gut wenn wir die selber ätzen oder kostenlos fräsen (lassen)... Solange nicht gerade 1000 Durchkontaktierungen nötig sind ;-)
acknowledge C6 to C0 = control bits X = donÕt care PR = POWER RESET flag Fig.3 I C-Bus format. Address pin ADR Four different slave addresses can be chosen by connecting ADR either tEE, 3/8 VCC, 5/8 CC or VCC. This results in the corresponding valid addresses HEX 70, 72, 74 and 76 for writing and 71, 73, 75
> oh, dann empfehle ich dir Herr XYZ, dich an Dieter zu halten, es gibt > SDR-1000/1500/3000/5000 diese sind von der Firma Flexradio und haben > alle unterschiedlich Eigenschaften und Preisniveau Von Flexradio gibt es weder einen SDR-1000 noch einen Flex-1000. SDR-1000 gab es
>> Von Flexradio gibt es weder einen SDR-1000 noch einen Flex-1000. > deine Aussage kannst du selber nochmal nachlesen Die Aussage "Von Flexradio gibt es weder einen SDR-1000 noch einen Flex-1000" ist nach wie vor richtig. Einen SDR-1000
delay.h> #include <stdlib.h> #include <avr/iom644p.h> #include <avr/eeprom.h> uint16_t adr[1000] EEMEM; // EEPROM-Adressen // testweise sollen zwei x-beliebige Zahlen u. die letzte // Adresse ins EEPROM geschrieben werden - mit zwei Bytes Zwischenraum void zum_eeprom(uint16
; // Index für eeprom-Adresse adr while(1) // Endlosschleife für EEPROM-Einträge { _delay_ms(1000); zum_eeprom(999,n); n=n+1; if (n > 1000) n=0; } /* Ende while
entity registerfile is Port ( d : inout STD_LOGIC_VECTOR (15 downto 0); reg_0x1000 : out reg32x16; --- 32*16 clk : in STD_LOGIC; rd : in STD_LOGIC; wr : in STD_LOGIC; cs : in STD_LOGIC; adr: in STD_LOGIC_VECTOR (5 downto
wenn ich dies entity nach symbol in ise transformieren lasse, dann sehe ich die outputs "reg_0x1000" als ob sie ein vector von (31 downto 0) wäre !? siehe bitte anhang. meine frage ist: wie kann man einzelen vektor oder bits in einem Vektor in schematic zugreifen? (also z.b. in vhdl : reg_0x1000
>Nenn mir einen der Firma unbekannten Controller, der bei angepeilten >1000 Stück und ein paar Monaten Entwicklungszeit billiger ist als das >dem "Opa" bestens bekannte und ausreichende 8051-Derivat. >> Und nur darauf kommt es an. ...und deswegen sind die Projekt-zahlen
Gegenteil, ich bin mir sicher, das viel gerne einen anderen nehmen würden (insbes. wegen besserer Adr.arten), könnten sie sich nur mal dazu überwinden ein anderes Datenblatt anzusehen.
. If bit ADR_REG = 0, the I C-bus address for the ISP1301 is 0101100 (0x2C); if bit ADR_REG = 1, the I C-bus address for the ISP1301 is 0101101 (0x2D). After reset, the ADR/PSW pin can be programmed as an output. If in the Mode Control 2 register bit PSW_OE = 1, then the ADR/PSW output will be enabled. The logic level will be determined by bit ADR_REG. If bit ADR_REG = 0, then the ADR/PSW pin will drive HIGH. If bit ADR_REG = 1, then the ADR/PSW pin will drive LOW. The
breit. Kann ich dann einen Unterbereich ansprechen, etwa die unteren 8 Bit? Vielleicht mit RAM(ADR) (7 downto 0) <= "01010101" Gruß Stefan
ich sogar machen, wenn ich meine bestückte Platine schon vorliegen hätte. Da mich ein Prototyp ca. 1000 Euro kostet, will ich zunächst etwas VHDL-Code entwerfen -- noch kann ich an der Hardware notfalls Änderungen machen. (Ich habe zwar ein Spartan3E Board von Digilent im Schrank liegen -- aber meine
EINGANG dann muss er immer aus Highliegen um den Masterbetrieb beizubehalten edit2: Glückwunsch adrem zum 1000sten Post ^^
auch, dass der SS normaler I/O ist, wenn die SPI als master betrieben wird. > edit2: Glückwunsch adrem zum 1000sten Post ^^ danke ^^ puh, zum glück wars kein blöder post - die chancen dazu standen nicht schlecht =)
FMCMD. FMCMD. FMCMD. FMCMD. c n 7 6 5 4 3 2 1 0 d FMDATA Program flash data E5H 00 0000 0000 u c I2ADR IC slave address register DBH I2ADR.6 I2ADR.5 I2ADR.4 I2ADR.3 I2ADR.2 I2ADR.1 I2ADR.0 GC 00 0000 0000 o s Bit address DF DE DD DC DB DA D9 D8 I2CON* IC control register D8H - I2EN STA STO SI AA - CRSEL
define TWI_ARB_LOST 0x38 // Arbitration lost // TWI Master Transmitter staus codes #define TWI_MTX_ADR_ACK 0x18 // SLA+W has been tramsmitted and ACK received #define TWI_MTX_ADR_NACK 0x20 // SLA+W has been tramsmitted and NACK received #define TWI_MTX_DATA_ACK 0x28 // Data byte has been tramsmitted
gebaut das bei jedem clock immer ein schritt weitergeht. aber am besten ein source der sagt mehr als 1000 worte. ist nicht der volle source ich hab mal paar sachen rausgenommen damit es nicht zu unuebersichtlich wird: http://orb-demo.net/elevator/ultraVga.v vielleicht noch ein paar worte wie die
ausgelagert habe tritt der fehler immer auf. vorher war es nur wie ich oben sagte wenn ich cpuAdr[7:0] <= cpuAdr[7:0]+1; auf z.b. cpuAdr[15:0] <= cpuAdr[15:0]+1; aendere. im prinzip funktioniert es auch.also meisstens :) das anzeigen ist stabil. ich beschreib mal das problem: ich anfange
byte defines both, the mode itself and the address. byte 0 byte 1 byte 2 …….. byte n byte n+1 MOSI adr 0 adr 1 adr. 2 ……. adr n 00 MISO XX data 0 data 1 …… data n-1 data n The address byte has to fulfil the following format. The MSB bit of the first byte sets the used mode. To read data from the CL RC632
SAMPLE TA = 25°C AV DD = VDRIVE= 2.70V RANGE = 0V TO REF IN 55 0 10 100 1000 8 INPUT FREQUENCY (kHz) 3 0 Figure5.AD7928SINADvs.AnalogInputFrequencyfor VariousSupplyVoltagesat1MSPS Rev. C | Page 13 of 28 AD7908/AD7918/AD7928 –50 1.0 f = 1MSPS R = 1000Ω SAMPLE IN AV DD = VDRIVE
SAMPLE TA = 25°C AV DD = VDRIVE= 2.70V RANGE = 0V TO REF IN 55 0 10 100 1000 8 INPUT FREQUENCY (kHz) 3 0 Figure5.AD7928SINADvs.AnalogInputFrequencyfor VariousSupplyVoltagesat1MSPS Rev. C | Page 13 of 28 AD7908/AD7918/AD7928 –50 1.0 f = 1MSPS R = 1000Ω SAMPLE IN AV DD = VDRIVE
