8 Bit + 1 Stoppbit = 10 Bit, also 960 Zeichen pro Sekunde. Der Fehler tritt damit nach 120/960 = 0,125 Sekunden auf. Jetzt wäre der Test von Karl Heinz sinnvoll. Die Frage, ob ein vorzeitiger Reset auftritt, sollte man auf jeden Fall klären. Da beim Drücken von Reset bei eingeschalteter Versorgungsspannung
Verhalten nirgendswo dokumentiert steht. Da war mir doch der simple Eigenbauprogrammer mit dem 74HC244 wesentlich sympathischer! Eine Frechheit, dieses Atmel-Geraffel! Und dann noch 40 Euro ausgeben dafür, dass man sich mächtig Ärger ins Haus holt. Greetz from Old München!
niedrigen Frequenz ist es nicht schwer ein exaktes Rechecksignal als Referenz herzustellen - schon ein 74HC14 reicht da. Aufwendig, aber auch mehr eine Fleißsache als komliziert, wird das nachmessen ggf. nur wenn man die variabel Verstärkung am Eingang der Soundkarte Nutzen will - hier ist das nachmesser
Endpunkt übertragen (1023 kbyte/s), High-Speed-Geräte können bis zu drei Übertragungen je Micro-Frame (125 µs) mit bis zu 1024 kbytes ausführen (24 Mbyte/s)."
das !CS-Signal für jeden einzelnen SJA aus den oberen Adressleitungen ausdekodieren, z.B. mit einem 74HC138 [code] HC138 --------------+ A8---------+1 16+---VCC A9---------+2 15+---!CS1 A10--------+3 14+---!CS2 A15--------+4 13+---!CS3
ausrechnen. Hab ich auch mal mit dem gleichen Projekt vom kreativen Kaos gemacht. defaults.h [c] // 125kbit/s @ 10 MHz XCLK //#define CAN_BAUD_DIV ((1<<BRP2)) // 125kbit/s @ 16 MHz XCLK #define CAN_BAUD_DIV ((1<<BRP2)|(1<<BRP1)|(1<<BRP0)) [/c] Ins Datenblatt schauen und die Rechung nachvollziehen
in der Richtung. Habe eine zweite Probe und 20 Grabber mitbestellt. Waren dann insgesamt ca. 74 Euro an Zoll (8 Euro nochwas Zollgebühr, der Rest Steuern)...
im Leben hinter gekommen (ich doktor da ja auch schon 4 Wochen dran rum). Habe die Chips nun gegen 74hc4050 getauscht und alles ist perfekt. Heute Abend nun wartet ein anderes Projekt auf den Analyzer.... mal sehen, ob er hier auch hilft. Aber erstmal gehe ich jetzt das schöne Wetter genießen....
5 RS 0 o PD5 R/W 0 o PD5 R/W 0 a VCC 74HC164 6 E B a VCC10k 74HC595 6 E B e 10k 9 CLR 7 DB0 S e PD0 12 G 7 DB0 S T PD2 8 CLK 8 DB1 r T 10 SRCLR 8 DB1 r A 1 A QA 3 9 DB2 8 A PD2 11 SRCQA 15 9 DB2 8 r PD4 2 B QB 5 10 0 r PD4 14 SER QB 2 10 0
so den Speicherchip und schaltet das Latch transparent. ---------- TLHLL - TAVL = 210ns - 85ns = 125ns ---------- 2. An Port 2 werden A8-A15 ausgegeben, die ja sowieso den ganzen Zyklus gültig sind und gleich bleiben. Gleichzeitig wird an Port 1 A0-A7 ausgegeben. ---------- TAVLL = 85ns ------
einer Verzögerungszeit, mit welcher es nicht mehr funktioniert. Ich verwende bislang einen einfachen 74HC08 mit 14ns Delay, so komme ich auf ca. 40ns Gesamtverzögerung - damit funktioniert es nicht mehr. Ich baue gerade um, auf 74AHC1G08 Einzelgatter mit einem Delay von <4ns, damit wird es dann wieder
mit >> XMCRA = _BV(SRW11) | _BV(SRW10); // 2 wait states Jo. Vor allem, wenn man nur ein 74HC573 Latch hat und kein AHC. >Es ist ein Atmega64 mit einem 32KB SRAM. Die Verschaltung ist die >"übliche" mit dem Latch dazwischen um Beinchen zu sparen. Hab ich vor einigen Monaten auch gemacht, lief auf Anhieb. Mit einem schnellen 74AHC573 und 1 Wait State, 70ns SRAM. >wie geagt selbes Fehlerbild, hier klappt es nicht ab 0x1800, sieht >irgendwie systematisch aus Lötfehler? Adressleitung verbunden mit ??? Ein Speichertest
aber wenn ich dir nun einen zurück gebe, z.B. "test", dann wäre es im Speicher folgender aufbau: 00 74 00 65 00 73 00 74. Woher weisst du nun, dass du nur 74 65 73 74 senden musst und ich nicht vllt. Binärdaten nutze in meinem Protokoll und du von daher 00 74 00 65 00 73 00 74 versenden müsstest? Grüße
Ok, ganz einfach würdest du mit WideString die Bytes 00 74 00 65 00 73 00 74 versenden wollen dann stünde im WideString folgendes drinnen 00 00 00 74 00 00 00 65 00 00 00 73 00 00 00 74, expandiere also jedes der Bytes um ein weiteres Nullbyte. Per see wandle
E4 E5 E6 E7 PB0 42 A8 IOTEST VSS PC7 16 g a 7 8 43 45 47 49 44 46 48 50 1 VDD 14 2 29 m 2 1C3-A m HC00 3 i 12IC3-D 11 7 VSS g 13HC00 VSS f } VDD o 1C4 4 IC3-B 6 IC5 m PORT E HC373 5 HC00 2864A VDD 1 28 a 20 20 V C3 P 1 OE 22 CE DD 0.1 F r 11 LE 19 IC3-C 8 27 WE V o 3 HC00 SS n 4 D0 00 2 A0 10 A0 D0
AG 4 AG AG 13 D ker IC303 IC303 6 Sync. 5 B C323 50 Ohm AG R304 R305 AG u ref+ TTL 220 1 BU300 4k7 74HC132 3 100p BNC Tastverhaltnis 2 A ker Print AG AG C302 74HC132 AG 0 100n IC302 L300 R ker 1 REF V- 20 -5VA 13 10uH SMD 5k - AG 2 GND OUT 19 SIG fmax IC300 14 3 18 12 C 0 6 - A0 A0 GND L301 + TL084 R
to 125 LM2676 T-3.3 LM2676T-5.0/NOPB ACTIVE TO-220 NDZ 7 45 RoHS & Green SN Level-1-NA-UNLIM -40 to 125 LM2676 T-5.0 LM2676T-ADJ NRND TO-220 NDZ 7 45 Non-RoHS Call TI Level-1-NA-UNLIM -40 to 125 LM2676 & Green
to 125 LM2676 T-3.3 LM2676T-5.0/NOPB ACTIVE TO-220 NDZ 7 45 RoHS & Green SN Level-1-NA-UNLIM -40 to 125 LM2676 T-5.0 LM2676T-ADJ NRND TO-220 NDZ 7 45 Non-RoHS Call TI Level-1-NA-UNLIM -40 to 125 LM2676 & Green
PIC16F877 WITH SOFTWARE FOR P7 IC100-1 8S040 IC SKT 40PIN 0.6IN IC101 5J74259 IC 8 BIT ADDRESSABLE LATCH 74HC259N IC102 5J74259 IC 8 BIT ADDRESSABLE LATCH 74HC259N IC103 5J74259 IC 8 BIT ADDRESSABLE LATCH 74HC259N IC104 5M393A IC COMPARATOR LM393AN DIP-8 PACKAGE IC105 5T4N35 Opto Isolator 4N35 JP100 8K004
PIC16F877 WITH SOFTWARE FOR P7 IC100-1 8S040 IC SKT 40PIN 0.6IN IC101 5J74259 IC 8 BIT ADDRESSABLE LATCH 74HC259N IC102 5J74259 IC 8 BIT ADDRESSABLE LATCH 74HC259N IC103 5J74259 IC 8 BIT ADDRESSABLE LATCH 74HC259N IC104 5M393A IC COMPARATOR LM393AN DIP-8 PACKAGE IC105 5T4N35 Opto Isolator 4N35 JP100 8K004
ULN2003AD SOIC16 IC38 27227-0210 IC SM 4021 IC34-35 ,IC41 27227-0940 IC SM 4094 SO16 IC28 27239-0000 IC SM 74HC00 SO14 IC8 27239-0140 IC SM 74HC14 SO14 IC7 27239-5740 IC SM 74HC574 SO20 IC32-33 27250-2290 IC SM PIC16F887-I/PT 44TQFP IC9 27403-0130 IC SM 24LC16B/SN SOIC8 IC31 35555-5130 PCB - POWER - nQL355/564
keine Bezugsquelle findet) oder mehrere Standard-Bauteile. Für einen MAX6953 bekommt man garantiert 25 74HC595. Gruss Harry
Charly B. schrieb im Beitrag #3924487: > mit 74hc595 angesteuert Bist Du wirklich sicher, dass Du 74hc595 nehmen willst? Für LEDs gibt es auch Schieberegister-Treiber, die Konstantstrom trotz unterschiedlicher LED-Vorwärtsspannungen können.
where SDIN, CLKIN and FSIN are driven 1Y3 fromoptocouplers.LDAC is hardwired lowto reduce the number 74HC139 of interface lines and this ensures that each DACis updated follow- DGND AD7808 ing the sixteenth serial clock of a write cycle. FSIN SDIN +5V CLKIN REGULATOR LDAC POWER 10mF 0.1mF V AD7808 DD FSIN
where SDIN, CLKIN and FSIN are driven 1Y3 fromoptocouplers.LDAC is hardwired lowto reduce the number 74HC139 of interface lines and this ensures that each DACis updated follow- DGND AD7808 ing the sixteenth serial clock of a write cycle. FSIN SDIN +5V CLKIN REGULATOR LDAC POWER 10mF 0.1mF V AD7808 DD FSIN
.50 .200±.010 .010 p a 785-1SX1-T 1SX1-T J 7A bei 250Vac Kontaktstößel 1.39N Lötanschl. p s 785-1SX74-T 1SX74-T J 250Vac Kontaktstößel 1.39N Lötanschl. Q s i 785-2SX1-T 2SX1-T J 250Vac Kontaktstößel 0.83N Lötanschl. c s 785-3SX1-T 3SX1-T J 125Vac Kontaktstößel 1.39N Lötanschl. h /- 785-411SM1 411SM1
wirklich 2 Quellen addiert hörbar sein? Ein automatischer Quellenumschalter ist deutlich einfacher (74HC151). Das Erkennen, ob auf einem Eingang Pegeländerungen erfolgen, sollte mit einem MC zu schaffen sein. Man kann dann auch Quellen einen Vorrang geben oder einfach, wer sich zuerst ändert, kriegt
Ausgangssamples voraus. F_s_in kann Schwankungen unterliegen, z.B. zwischen 48000,034 und 48000,125 Hz. ^^ Also _kein_ starres Verhältnis. Oder wie war die Frage gemeint?
Nur so als Anhaltspunkt, das Konzept wie oben lässt sich auf Timer0 umsetzen, 65 Schritte (93-125) von 1-2ms, Wiederholrate ~49Hz, Prescaler dazu immer während des Betriebs zwischen 256 auf 1024 umschalten. Der Code dazu ist noch recht einfach, also frisch an's Werk ;-)
eine Sache. Die Steuerung mit dem Schieberegister ist nicht die schlechteste Idee (z.B. ATmega8 + 2x 74HC595) oder wie wäre es mit einer Softwarelösung: http://www.mikrocontroller.net/topic/6529 http://www.4finger.net/cms/servomaster.html
aus Piccy CANInitialize(1,4,3,3,1,Can_Init_Flags) ' Initialize CAN module auf 125kboud(4Mhz) ' CANSetOperationMode(CAN_MODE_CONFIG,True)'war 0xFF) ' set CONFIGURATION mode ' CANSetMask(CAN_MASK_B1,-1,CAN_CONFIG_XTD_MSG) ' set all mask1 bits to ones '
= 128 CANInitialize(1,2,3,3,1,Can_Init_Flags) ' Initialize CAN module auf 125kboud(4Mhz) CANSetOperationMode(_CAN_MODE_CONFIG,0xFF) ' set CONFIGURATION mode CANSetMask(_CAN_MASK_B1,-1,_CAN_CONFIG_XTD_MSG) ' set all mask1 bits to ones CANSetMask
forums.parallax.com/forums/default.aspx?f=25&m=197711 http://mydancebot.com/products/viewport/11/ Noch 4 74VHCT541 zum Pegelwandeln dran, ein 232-Mäxchen von TI, nen Quarz... Wenn die FPGA-Fraktion auch mal so was handliches hinkriegen täte ;-)
die Das USI einiger Tinys könnte das, vieleicht gehts auch mit SPI, ansosnten gibts auch bei den 74HC's chips die Seriell/Parrallel wandeln können.
kommerziellen > Lösungen auch eine hätte, die man selber bauen kann. > STK200 hat 'nur' einen 74HC244 wenn ich richtig in erinnerung habe. Der wird auch ohne schmerzen mit 3V arbeiten. Sollte jedoch HCT244 drin sein wird nciht gehen. Lösung - tauschen, ich habe hier einen STK200 der ein 74LV244
funktionieren. EDIT: Ich habe den USBtinyISP mit dem USBASP verwechselt. Der USBtinyISP hat ja einen 74AHC125 als Eingangsinterface. Versuch: Klappt es denn, wenn der Jumper für OUTPWR entfernt wird? Gruß, Bernd
50% RD DATA 0.8V 10% OUTPUT CS 1H C 10K V OH 90% L DATA OUTPUTS GND FIGURE 1A. t 1H FIGURE 1B. t 1HC L 10pF t = 20ns R V+ V+ tR 2.4V 90% 10K RD 50% 10% RD 0.8V DATA OUTPUT 0H CS C V+ L DATA OUTPUTS VOI 10% FIGURE 1C. t 0H FIGURE 1D. t 0HC L 10pF FIGURE 1. TRI-STATE CIRCUITS AND WAVEFORMS 5-7 ADC0802
FBB_VREFC FBB_VREFC 18 2019/8/16 oscar R R R R R N18E-G0-G1R-G2R R86 C223 FBVDDQ FBVDDQ 1K_1%_04 R74 *820p_50V_X7R_04 Right under DRAM Right under DRAM *931_1%_04 K4Z80325BC-HC14 C235 C234 C305 C298 C304 C312 C316 C306 C271 C282 C270 C281 P/N = N 1 * N 1 * N 1 * N 1 * N 1 N 1 N 1 N 1 G0:K4G41325FE-HC25
Erstelle bitte ein Projekt in C für eine einfache Uhr mit einem Attiny 26, 6 Stück 7-Segment, 6 Stück 74HC595 und einem 32kHz-Quarz.“ „Erkläre mir genau, was ich wo anschließen muss und wie ich die Schieberegister verdrahten muss“ „Erkläre mir, wie ich die Optionsbits für den Attiny setzen muss“
auf -21V gezogen. ganz genau das. Bei Verwendung mit UDN6118 wird das jedoch verhindert und mit 125k Widerständen nur auf 0V gezogen.
beiden Bauteile werden bei Überspannungen gestresst. Dahinter geht's mit 47k,0805 (oder so) auf 74HC4051. Die haben Schutzdioden, die mit 20mA spezifiziert sind. Man braucht also nur 3 Bauteile pro Kanal und einen 4051 pro acht Kanäle. Und man könnte den ATtiny aus einem Trafonetzteil mit Linearregler
im schnitt auskommen mag... ...könnte man die ISO7021 oder 7041 in Erwägung ziehen: max. 7.8µA @ 125°C pro Kanal. Na gut, bei 1Mbit 153µA.
as many DACs as required. –8– REV. F AD420 MICROPROCESSOR INTERFACE SECTION SO DATA IN AD420-TO-MC68HC11 (SPI BUS) INTERFACE MICROWIRE The AD420 interface to the Motorola SPI (Serial Peripheral SK CLOCK AD420 Interface) is shown in Figure 10. The MOSI, SCK, andSS pins G1 LATCH of the HC11 are respectively
. oANGE PART NUMBER ( C) PACKAGE ject • Significant Power Reduction Compared to LSTTL Logic ICs CD54HC164F -55 to 125 14 Ld CERDIP High peed • HC Types CD54HC164F3A -55 to 125 14 Ld CERDIP MOS - 2V to 6V Operation CD74HC164E -55 to 125 14 Ld PDIP ogic - High Noise Immunity: N IL= 30%, N IH= 30% of VCC at VCC = 5V CD74HC164M -55 to 125 14 Ld SOIC -Bit • HCT Types CD54HCT164F3A -55 to 125 14 Ld CERDIP erial- - 4.5V to 5.5V Operation n/Par- CD74HCT164E -55 to 125 14 Ld PDIP - Direct LSTTL Input Logic Compatibility, llel
interessantes entdeckt. Die letzten 2 firmware versionen haben TIME_BASE_LIB und TIME_BASE_LIB_125. Die TIME_BASE_LIB wird von funktion GetTimeBase248 aufgerufen während die TIME_BASE_LIB_125 durch die funktion GetTimeBase125. Beide werden dann in der haupt timebase berechnung routine, je nach
beenden - Strg+C und 'killall dso.exe'. 3. Sichern der original Daten: tdc.log tdc_edge125M tdc_edge (wenn vorhanden) tdc_overtime125M tdc_overtime (wenn vorhanden) tdc_pulse125M tdc_pulse (wenn vorhanden) mult_adc.log 4. neue Datei tdc.new im root erstellen: 'touch
Datenleitung, jeder aktive open-drain Ausgang den entgegengesetzten Pegel. Open-drain kann man z.B. mit dem 74HC125 treiben. Mark K. schrieb im Beitrag #7794316: > An den Pin schließe ich über z.B. 100k einen PNP an Vergiß das Gebastel, Pegel erkennt man mit einem CMOS-Eingang.
Ja, aber... ich hab einen STK200 kompatiblen Selbstbau mit einem 74HC367 hier aus der Artikelsammlung: http://www.mikrocontroller.net/articles/Datei:Atprogae.png Bislang hab ich noch gar kein AVR-Studio installiert, werde aber mal angehen. Gruß, Torsten
ich hab das Display im Griff. -freu- $asm 'Init: Ldi r24,&B10110101 Sts lcdcrb,r24 '32767Hc Osc., Bias 1/3, Duty 1/3, PortMask SEG0...SEG22 Ldi r24, &B00000110 ' Prescale 32767/16/7=49Hc LCD clock rate Sts lcdfrr , R24 Ldi r24, &B00001110 ' LCD Power 3.3 V (Contrast)
