Gast
#931874
Hallo Wie a) simuliert und b) debuggt man eigentlich "vernünftig" FPGA-Projekte? Ich spiele derzeit ein bisschen mit ISE Web Pack und einem Spartan3E. Allerdings sehe ich kaum Möglichkeiten, mein Design bei einem Problem genau zu untersuchen, da ich weder Logic Analyzer noch JTAG habe und der ISE Simulator, zumindest was die Testbench-Waveforms angeht, doch eher beschränkt ist... Gruss Michael