ARM7 + Wait States = wieviel MIPS?

MIPS werden mit dem Drystone test ermittelt und selbst da gibt es 
Mutationen. Offiziell hat der ARM7 bereits 1,9 CPI (clocks per cycle) im 
Schnitt fuer alle Befehle. Trotzdem kann der core 0,9 MIPS/MHz 
erreichen, das liegt an der Messmethode.
Der Tip von AK ist auf jeden Fall richtig, bei einem externen 16-bit Bus 
ist Thumb Code nicht nur kleiner sondern auch schneller. Wenn der Code 
jedoch von einem min. 32-bit Bus ohne WS ausgefuehrt wird, dann ist ARM 
code schneller. Ist was laengeres das zu erklaeren, ich hab das schon 
mehrmals versucht in der Vergangenheit.
Deine gemessenen 4-5 Mio Befehle / Sek erscheinen mir absolut 
realistisch bei der gegebenen Bus Struktur. Fuer kleine schnelle 
Routinen, z.B. Regelalgorithmen, diese Teile ins interne SRAM und von 
dort viel schneller abarbeiten. Das ergibt Geschwidigkeit dort wo du sie 
brauchst.

hth, Robert

Danke für euro Infos. Das mit dem Thumb-Code hab ich schon gewusst. Ich 
hab jetzt auch mal die Messchleife etwas umgestellt und 1000 NOPs + 
Schleife gemacht. Es kommen jetzt so ca. 5,1 MIPS raus. Es scheint aber 
doch noch ein Problem mit der PLL zu geben. Ich habe grad über den JTAG 
Adapter das Clock Status Register ausgelesen und da waren die Bits für 
Master Clock enable und PLL enable seltsamerweise nicht gesetzt. Liegt 
das daran das ich den ARM mit "halt" angehalten habe?

@ Robert, also du meinst ich soll mir keine Sorgen machen, wenn der ARM 
nur 5Mio Befehle pro Sekunde ausführt, obwohl der core clock 30MHz ist 
(bzw. sein sollte)?

Ok, ich glaub ich muss mich damit abfinden, dieser AT91SAM7A2 ist nicht 
grad der Renner. :-) Aber das ist nicht weiter schlimm, es ist sowieso 
erstmal nur zum testen und lernen gedacht. Die andere Frage mit dem 
PLLEN und MCKEN hat sich erledit. Ich habe vom Programm aus die Register 
in den RAM schreiben lassen und dann per JTAG die Werte von dort 
gelesen. Also die PLL ist aktiviert und der Master clock auch.

Danke für eure Hilfe.