Error in wait Until

Gast Gast #960081
Lesenswert?
• ▲
▼ 
hallo
ich habe eine kurz Frage
ich versuch jetzt ein LCD-Modul für DE2 Board mit vhdl zu programmieren.

folgendes zeigt mir die Quartus in untere Zeile 2 Error

WAIT UNTIL (iCLK'EVENT AND iCLK = '1') OR (iRST_N'EVENT AND iRST_N = 
'0');

erste Error:
Error (10628): VHDL error at LCD_TE.vhd(45): can't implement register 
for two clock edges combined with a binary operator

zweite Error:
Error (10658): VHDL Operator error at LCD_TE.vhd(45): failed to evaluate 
call to operator ""or""

ich könnte nicht weiter
danke für euere Hilfe
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Bernhard R. #960100
Lesenswert?
• ▲
▼ 
Hallo,
das Konstrukt "(iCLK'EVENT AND iCLK = '1')" bedeutet:
"Nimm die steigende Flanke von iCLK!" Es ist also exakt dasselbe wie 
"rising_edge(iCLK)".

Der Ausdruck "WAIT UNTIL (iCLK'EVENT AND iCLK = '1') OR (iRST_N'EVENT 
AND iRST_N = '0');" soll also - denkt der VHDL-Compiler - ein Flipflop 
mit 2 Takteingängen produzieren. Das geht nicht, denn ein derartiges 
Bauteil existiert nicht! Hier prallen die (virtuelle) Gedankenwelt des 
Designers und die (reale physikalische) Welt des entstehen sollenden 
Bauteils heftigst aufeinander, und der Compiler sagt mit Recht:"So 
nicht!".

Diesen Fehler macht wohl jeder am Anfang seiner Lernkurve; bei mir ist 
es noch garnicht so lange her. Daher hat es bei mir auch sofort 
"geklingelt".

Bernhard
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Lothar M. Moderator (Firma: Titel) Persönliche Seite #960107
Lesenswert?
• ▲
▼ 
>WAIT UNTIL (iCLK'EVENT AND iCLK = '1') OR (iRST_N'EVENT AND iRST_N = '0');
Die Simulation kann das.
Aber dir muss klar sein, dass du hier ein Flipflop mit 2 Takteingängen 
beschreibst. Sowas kannst du nicht kaufen.

Vielleicht kommst du so weiter:
1
   process begin

2
      WAIT UNTIL (iCLK'EVENT AND iCLK = '1');

3
      if (iRST_N = '0') then

4
      :

5
      else

6
      :

7
      end if;

8
   end process;


Siehe auch dort:
Beitrag "Hardware mit VHDL "richtig" beschreiben."
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren