Hallo Jungs, also jetzt langts mir echt: ich versuche seit Wochen (!) eine Leiterplatte zu machen. Und zwar gehts wieder mal um den LPC2468. Damit hatte ich bereits mal was gemacht (da war allerdings nur USB, nen VS1033 und SD/MMC drauf). Jetzt soll aber noch ein 256 Mbit-DRAM auf die Leiterplatte. Plus nen Ethernet Phy und bisschen Beigemüse (2 Opamp, die mit dem DAC verbunden sind und nen Temperatursensor über SPI sowie nen MAX3232). Nun. Das Schema habe ich, wie bereits erwähnt, schon seit Wochen. Aber mit dem Layout klappts einfach nicht! Ich will das auf ner 4 lagigen Europakarte machen. Gewisse Leute bauen ja solche Boards noch mit FPGAs und NAND-Flash drauf auf einer 2lagigen Platte! Warum klappts bei mir nicht mit ner 4lagigen? Langsam bin ich frustriert weil das nie klappt. Braucht man für ein Layout mit so nem ARM wirklich 6 Lagen? Wohl kaum oder? Hat mir vlt. einer paar Tipps oder sowas? Wie macht ihr solche Sachen? Wenn das was bringt poste ich nachher noch paar Bilder (Top, Bottom und Top overlay). Sorry für die dumme Frage - ich bin im Moment extrem genervt weil das nicht klappt -_-
Nun ja, es wird dir nicht gefallen, aber: ÜBEN, ÜBEN, ÜBEN.... Bis eine 2-Lagige Platine an ihre Grenzen kommt, benötigt es etwas mehr als einen ARM und bisschen Garnierung :-) Guter Tipp gleich zu Anfang: benutze NIE den Autorouter (anfangs, später evtl.), das erspart dir viele zugebaute Wege. Route per Hand, und optimiere was das Zeug hält. Mir passiert es (mit etlichen Jahren Erfahrung) immer noch, dass ich die selbe Leiterbahn im Einzelfall 5-10 mal ziehe, bis ich damit vollkommen zufrieden bin. Bei uns sagt man, daß man erst 30-50 Layouts gemacht haben soll, bis die ersten wirklich brauchbaren und fehlerfreien herauskommen.
Das ist wohl nicht meine erste Platine. Aber halt die erste mit nem ARM drau ;-) Autorouter kommt mir auch nicht ins Haus. Ich hab einmal den Autorouter ausprobiert... das Ergebnis war schrecklich. Händisch routen ziehe ich tatsächlich vor.
Tobias Plüss wrote: > Das ist wohl nicht meine erste Platine. > Aber halt die erste mit nem ARM drau ;-) > > Autorouter kommt mir auch nicht ins Haus. > Ich hab einmal den Autorouter ausprobiert... das Ergebnis war > schrecklich. Händisch routen ziehe ich tatsächlich vor. Hat ers den geschafft? ;)
Eines gilt: wenn die Pads der Bauteile auf die Platine draufpassen geht das ;-) Schau dir mal die nötigen Leiterbahnbreiten an. Heutzutage reichen 150µm Kupfer und 150µm Isolationsabstände. Kleinster Drill für Vias 300µm. Das ist Standard (siehe auch http://www.pcb-pool.com/ppde/info_technique.html). Wieviele Pins hat denn dein ARM?
Der ARM hat 208 Pins. Das Hühnerfutter, welches ich noch drauf habe, sind 1206 Widerstände und Kondensatoren. Als 'normale' Leiterbahndicke habe ich mal 10 mil eingeplant. Die Platine soll immernoch bezahlbar sein ;-) Minimal machbar wären 6 mil.
Ja, der Autorouter hats geschafft :D Sah aber wirklich grässlich aus.
Tobias Plüss wrote: > Der ARM hat 208 Pins. > Das Hühnerfutter, welches ich noch drauf habe, sind 1206 Widerstände und > Kondensatoren. > Als 'normale' Leiterbahndicke habe ich mal 10 mil eingeplant. Die > Platine soll immernoch bezahlbar sein ;-) > Minimal machbar wären 6 mil. Du hast von deinem 4fach Multilayer aber schon die inneren 2 Lagen als Versorgungslayer verwendet, oder? Normal reicht es wenn man Signale auf der Ober- und Unterseite hat und die zwei Layer in der Mitte sind nur +3,3V und GND. MfG Thomas Pototschnig
Ein 208-pinniger Prozessor und 1206-er Widerstände??? Nimm 0603, die lassen sich noch problemlos von Hand löten! Neben einem guten Mass an Erfahrung ist eine gute Platzierung der Teile das A und O, um danach effizient "verdrahten" zu können. Dafür braucht's auch wieder Erfahrung, aber auch für den ungeübten Layouter lohnt es sich, erst mal ein paar Stunden Bauteile zu drehen und zu schieben, bevor man mit Bahnen ziehen anfängt. Man erspart sich dadurch viel Frustration und noch mehr verschwendete Zeit! Gruss rayelec
@Thomas Potoschnig > Normal reicht es wenn man Signale auf der Ober- und Unterseite hat und > die zwei Layer in der Mitte sind nur +3,3V und GND. Jau, genau so mach' ichs. @Christoph Ich weiss, 1206 ist bisschen gross (habs auch gemerkt als ich das dann im Layout sah). Aber ich habs mal so gelassen, weil ich keine kleineren hier hab... Was hältst du von 0805? Das wäre auch noch machbar. Für 0603 brauch' ich ja ein Mikroskop :p
> sind 1206 Widerstände Die sind ja riesig, baust du eine Heizung? > Minimal machbar wären 6 mil Das ist beim PCB-Pool Standard, und die haben mehrere Fertiger. Genauso Standard bei Leiton http://www.leiton.de/technologie-mserien.html > Die Platine soll immernoch bezahlbar sein ;-) Wie gesagt Standard ;-) Wenn du die falschen Design-Rules hast, plagst du dich nur unnötig ab. Ja, und wie schon gesagt: auf den Innenlagen nur VCC und GND. Wobei das eine oder andere signal schon mal die Ausnahme von der Regel darstellen kann. Nur sollte es nicht quer über die LP laufen, und so die ganze Lage "durchschneiden".
Divide and Conquer! (Teile und Herrsche) :-) Das Wesentliche beim Layout ist m.E. die Platzierung der Bauteile. Und da kann auch kein Autorouter helfen. Bei der Platzierung hilft es, wenn man sich z.B. erst einmal nur Stromversorgung layoutet, dann RS232, Datenflash, etc ... Die entstandenen "Blöcke" kann man dann bei Bedarf leicht verschieben.
> Die sind ja riesig, baust du eine Heizung?
Jau, ich änder' es gleich auf 0805.
Leiton sieht gut aus - ist noch bisschen günstiger als der
Conrad-Leiterplattenservice (bitte nicht hauen ;-)).
Wie willst du den ARM löten wenn du am 0603 Widerstand scheiterst? 0603 ist perfekt weil gerade noch ein Leiterzug durchpasst.
Ich scheitere nicht an den 0603 Widerständen. Ich hab einfach schlichtweg keine, deshalb hab' ich keine eingesetzt. Ausserdem lötet sich das QFP beinahe von allein mit der Hohlspitze + ausreichend Flussmittel, im Gegensatz zu den 0603ern.... ;-)
Tobias Plüss wrote: > Ich scheitere nicht an den 0603 Widerständen. Ich hab einfach > schlichtweg keine, deshalb hab' ich keine eingesetzt. > Ausserdem lötet sich das QFP beinahe von allein mit der Hohlspitze + > ausreichend Flussmittel, im Gegensatz zu den 0603ern.... ;-) Ah ... du willst die Anforderungen eines Layouts an deinen Bauteilbestand anpassen? Ist das nicht der falsche Weg? :-) Die hier ist auch 2seitig, mit 0603er und 6mil: http://www.pcb-dev.com/index.php?option=com_ponygallery&Itemid=36&func=viewcategory&catid=3 0805er waren mir viel zu groß ... MfG Thomas Pototschnig
> Ist das nicht der falsche Weg? :-)
Okay ich gebs zu, war ein bisschen ungeschickt. Also doch 0603 :D
man lernt nie aus.
Hältst du es für klüger, Bauteile wie Abblockkondensatoren etc. auf der
Rückseite zu platzieren, damit man auf der Oberseite mehr Platz für
Leiterbahnen hat? Bis jetzt ist die Bestückung einseitig.
Tobias Plüss wrote: >> Ist das nicht der falsche Weg? :-) > > Okay ich gebs zu, war ein bisschen ungeschickt. Also doch 0603 :D > man lernt nie aus. > > Hältst du es für klüger, Bauteile wie Abblockkondensatoren etc. auf der > Rückseite zu platzieren, damit man auf der Oberseite mehr Platz für > Leiterbahnen hat? Bis jetzt ist die Bestückung einseitig. Ich hab sie immer hinten, weil sie mir oben nur im Weg umgehen. Wenn du aber mal maschinell bestücken willst und du Geld dafür zahlen musst, dann ist es einseitig sinnvoller. Anscheinend kriegt man ja jedes Layout auch einseitig hin, wenn man sich z.B. mal das FPGA-Dev-Board von der Elektor anschaut ;-) MfG Thomas Pototschnig
> Bauteile wie Abblockkondensatoren... Auf die Gefahr hin, alte Kamellen wieder aufzuwärmen. Sieh dir den Thread mal genau an: Beitrag "Re: Spannungsversorgung Blockkondensatoren"
Nene du, ich bestücke das von Hand. Ist ja ein Einzelstück ;-) Nur zu Experimentierzwecken. Also Leiterbahnbreite ändere ich jetzt auf 6 mil und Widerstände etc. sind 0603. Hoffe das passt jetzt ;-)
@Tobias Plüss Rayelec hat Recht. Ob man Eine Schaltung im Layout auf 2/4/6 Lagen bekommt ist von sehr vielen Faktoren abhängig. Dabei ist die Wahl zwischen 2 und 4 Lagen nicht nur davon abhängig, ob man die Schaltung draufbekommt, sondern vielmehr von der Art der Schaltung ansich. Bei 4 Lagen z.B. wird eine Lage als reine Massefläche verwendet. Der große Vorteil ist eine annähernd flächendeckende Masse und Schirmfläche die lediglich von THT Bauteilen und Durchkontaktierungen gelöchert wird. Die Spannungszuführung ebenfalls als getrennte Ebene, wobei hier oftmals auch signalführende Leiterbahnen verlegt werden. Vorallem da, wo keine Spannungszuführung in die Quere kommt. Hier ist es echt schwer, Dir speziell für Dein Layout passende Vorschläge zu unterbreiten. Vielmehr kann man hier allgemeingültige Regeln aufstellen, die Step bei Step zu beachten sind. 1.) Bauteilplatzierung Wenn Dein Layout-Editor Gummibandtechnik beherrscht, kannst Du Dich mit einer spielerischer Fähigkeit und nach dem Prinzip der "sukzessiven Aproxximation" langsam an den Idealfall annähern. Vorallem bei Bauteilen mit vielen Anschlüssen. 2.) Leiterbahnführung (gleiches Prinzip wie oben) Zu beachten unter anderem die horizontale und vertikale Leiterzugführung, um sich nicht selbst im Weg zu stehen bzw. zu blockieren. Leiterbahnstärken, Via-Durchmesser an die Bedürfnisse anpassen. Wenn man z.B. im Feinleiterbereich bleiben möchte, bedeutet dies: Min. Leiterbahnbreite 0,2mm Min. Abstand 0,2mm Min. Bohrdurchmesser 0,4 Also auch entsprechende Leistungsklassen bei Widerständen,Kondensatoren,Dioden,Induktivitäten auswählen. Nützt nix, nen LQFP208 Chip mit Pitch 0,5 draufzusetzen und jeden Pullup mit 1206 Widerständen zu versehen,obwohl nur ein paar mW verbraten werden. 3.) Pin-Swapping Wenn Du den Schaltplan selbst entworfen hast, kannst Du auch Pin-Swapping betreiben. Wenn Du mehrere Pins für diese Funktion verwenden kannst, dann tausche die Pins ensprechend Deines Layouts aus, sodaß sie unternander eine idealere Verbindung ergeben. Allem voran stehen natürlich die Layout-Constrains, Bedingungen die unbedingt und unabänderbar eingehalten werden müssen. Wünsch Dir viel Spaß und Nerven beim Routen. Den Mutigen und Beharlichen gehört die Welt ;-)
feierfoxx wrote: > 3.) Pin-Swapping > > Wenn Du den Schaltplan selbst entworfen hast, kannst Du auch > Pin-Swapping betreiben. Das finde ich an FPGAs ganz nett, da es dort fast egal ist, wie man was wo anschließt ;-) Aber z.B. kann man oft bei Speichern die Adressleitungen so vertauschen, wie es einem gerade gefällt und wie es besser routebar ist usw ... > Wenn Du mehrere Pins für diese Funktion verwenden kannst, dann tausche > die Pins ensprechend Deines Layouts aus, sodaß sie unternander eine > idealere Verbindung ergeben. > Wünsch Dir viel Spaß und Nerven beim Routen. > Den Mutigen und Beharlichen gehört die Welt ;-) Kommt mir sehr bekannt vor ;-) MfG Thomas Pototschnig
> bei Speichern die Adressleitungen so vertauschen
Das habe ich mir auch schon überlegt. Bei SRAM darf man das, keine
Frage. Aber ist es bei DRAM erlaubt? Weil beim DRAM müssen ja innerhalb
einer gewissen Zeit bestimmte Adressbereiche wieder aufgefrischt werden
- und wenn die Adressleitungen vertauscht sind wird auf die Adressen ja
in einer anderen Reihenfolge zugegriffen. Macht das dem DRAM wohl was
aus?
Die Reihenfolge vom Refresh ist schnuppe. Wenn der Refresh überhaupt als RAS-only Refresh durchgeführt wird und nicht als CAS-before-RAS mit intern erzeugten Adressen. Es gibt (gab?) allerdings DRAMs, die weniger Refresh-Adressen als Row-Adressen haben. Da ist es dann bei RAS-only Refresh nicht ganz egal wie man die Leitungen zuordnet.
Bei DRAMs, SRAMs ist es eher unproblematisch. Solltest Du per Software einen RAM-Test machen und auf Fehler überprüfen, must du aufpassen, da der Fehler dann nicht an der virtuellen Position liegt. Bei parallel Flash gehts zum Beispiel garnicht, zumindest bei flashen, da hier die Bänke eingehalten werden müssen. Ich meinte vorher eher Pins an Treibern, Latches, Logic-Ics etc zu vertauschen oder Pins am µC, welche in Ihrer Ausführung keine Special Functions benötigen.
Okay, danke erstmal für eure Tipps. Ich setz' das gleich mal um.... ich hoffe jetzt klappt es! :-)
Mein Vorgehen beim Platinenlayout ist folgendes:
Bsp.: 4 Layer (Signal-VCC-GND-Signal)
1. Räumliche Massenplanung (meist nur auf nem Blatt Papier)
vorallem bei analogen Schaltungsteilen. Hier entsteht meist schon die
geplante Platzierung. (Vorallem ADC/DAC müssen gut bedacht werden.)
2. Bauteile nach und nach platzieren, zwischendurch versch.Teile routen.
(Angefangen wird immer mit empfindlichen Analogteilen, anschließend
alle ADC/DAC o.Ä., CPU/FPGA, Peripherie, Spannungsversorgung)
3. Alle noch übrigen Signalleitungen routen.
4. Versorgungslagen (Layer2,3) und Masseflächen mit Stpannungsversorgung
anlegen. Anschließend alle Betriebsspannungen der Bauteile entspr.
mit den Versorgungslayern verbinden. (Meist nur bis zum Stütz-Kond.
und
dann Via auf den entsprechenden Layer.)
5. Optimierung der verlegten Leiterbahnen.
P.S. Wenn dein Layoutprogramm es zulässt, macht es sich günstig die
Versorgungspins aus der Gummibanddarstellung zu entnehmen. (Ich hab die
Möglichkeit aus Versorgungsleitungen einen Stern am Pin anzuzeigen und
die Signalleitungen trotzdem als Gummiband). Viel Aufwand in die
Masseplanung und Platzierung stecken. Meist sind Pin-Swaps oder ein
Porttausch am µP sehr hilfreich. Immer wieder wichtig ist eine
Sternverschaltung der einzelnen Massen an der Hauptversorgung. (Man kann
sich hierfür spezielle Netzverbinder anlegen, z.B. 2 Pads, die über
einen Steg verbunden sind).
Gruß Alexander
@ Tobias Plüss (hubertus) Schon mal daran gedacht, dass man nicht unbedingt die Datenleitungen D0..Dxx auf den SRAM D0..Dxx gleich verlegen muss? Also wenn man eine Kreuzung (und Dukos) sparen möchte kann doch z.B. Problemlos D2 der CPU zum z.B. D7 des Speichers gelegt werden. So auch zum Teil mit den Adressleitungen. A2 und A4 können problemlos getauscht werden. Damit wird das Entflechten zum Kinderspiel !!! Genauso auch mit dem NAND-Flash.
Jau, mit den Datenleitungen hab ich das auch so gemacht ;-) Ob man es bei den Adressleitungen darf (DRAM) war ich mir nicht so sicher, hab das jetzt aber auch so drin.
Hey, das mit den 0603er Bauteilen war ne gute Idee. Erstaunlich, wie viel Platz jetzt auf dem Board ist, wo vorher alles mit Beuteilen zugedeckt war....
Hallo Leute, so ich hab jetzt mal gelayoutet. Da ich Ferien habe, war ich jeweils den ganzen Tag am PC, und somit habe ich das Layout fertig geschafft! Hat endlich alles gepasst. Mal noch eine Frage: Ich hab festgestellt, dass die Leitungen zum SDRAM relativ lang geworden sind (ca. 2000 mil die längste) und halt viel parallel sind. Meiner Meinung nach brauche ich da dann leider Terminierungswiderstände (ich dachte mir so 27..33 Ohm vlt.). ABER: beim Googlen bin ich auf die Seite gestossen: http://freeweb.siol.net/mpavlin7/lpc2400/lpc2400.htm Dort kann man sich ein Layout anschauen, wo ebenfalls SDRAM eingesetzt wird. Der Mann hat noch viiiiiel längere Leiterbahnen als ich, aber keine Terminierungswiderstände. Aber offensichtlich funktioniert es doch. Was soll ich jetzt machen? Widerstände einbauen oder sein lassen? Wenn das was bringt kann ich gern ein Bild vom Layout hier posten. (Oder kann jemand vlt. sogar Altium Designer Dateien öffnen?) Schönen Gruss Tobias PS: Ich weiss, das Thema Terminierung hatten wir hier schon 834934574979 mal. Aber ich bin kein EMV-Fritze und hab somit nicht die geringste Ahnung von solchen Dingen.
Angehängte Dateien:
-
sdram.png
21 KB
Also da mir hier keiner mehr Antwortet poste ich einfach mal ein Bild. Frage: Kann das layouttechnisch funktionieren? Ich weiss - die Leitungen sind sehr lang und sehr nahe beieinander. Aber auf anderen Leiterplatten funktioniert das ja - klappt es hier auch? längste Leitung ist 2500 mils lang, die kürzeste 1700. Das verwendete SDRAM ist ein IS42S16160 (siehe http://biznet.issi.com/ISSIMigration/PSearch/ViewPSearchPDF.aspx?DocName=42S83200B-16160B.pdf), 16M x 16 = 32 MByte. Hoffe mir kann wer weiterhelfen... Ich trau' der Sache noch nicht so recht ;-)
Tobias Plüss wrote: > Hoffe mir kann wer weiterhelfen... Ich trau' der Sache noch nicht so > recht ;-) Hmm ... ich kanns leider auch nicht mit 100%iger Sicherheit sagen ... Ich glaub der SDRAM-Clock sollte länger als alle anderen Signale sein, dann sollte es passen ... MfG Thomas Pototschnig
Jau, der Clock ist am längsten, der Clock Enable ist genau gleich lang. Mir ist schon klar dass man das nicht einfach so sagen kann anhand des Bildes, dazu müsstest du ja das Design File haben, wo dann auch die Leiterbahnlängen usw. klar ersichtlich sind. Die Leiterbahnen sind übrigens alle 8 mil breit, falls das was ausmacht. Ich mache mir halt einfach immernoch sorgen wegen irgendwelchen Terminierungen - ich hab damit noch nie Probleme gehabt, aber ich hab ja auch noch nie SDRAM eingesetzt, geschweige denn einen ARM ;-) Ausserdem hätte ich schlichtweg keinen Platz um da endlos Seriewiderstände reinzumachen - selbst mir 0603 brauchen die Dinger endlos Platz, den ich nicht habe. Wie macht ihr das eigentlich so? Ich bin wohl kaum der erste, der nen SDRAM und ARM verbinden will ;-) Gruss
Hallo Tobias Ich habe auch schon mal an einen ARM Prozessor ein SDRAM angeschlossen und das auch ohne Terminierungswiderstände. Die Leiterbahnlängen waren in der gleichen Grössenordung. Hatte damit keine Probleme. Gruss Helmi
Hey Helmut, Danke für die Info! Das freut einem doch gleich :-) Reine Neugier: was war's für SDRAM? Und wo hast du es bezogen? Ich hab nämlich festgestellt dass die Dinger nicht so leicht zu bekommen sind.
Das war ein SDRAM von Samsung. Ich hatte da ein paar von geschenkt bekommen. Beitrag "DRAM am Prozessor" Aber Tobias ich glaube darüber haben wir beide uns schon mal unterhalten. Überigens ist da auch mein Schaltplan drin.
Setze den RAM doch näher an den Prozessor. Es ist noch sehr viel Platz zwischen beiden Bauteilen. Die Abblockkondensatoren würde ich hochkant stellen um den RAM noch Näher an den Prozessor zu bringen. Die Leitungen zu den Cs sind sowiso noch nicht optimal. Warum die Schlenker? Die Versorgung muß auch nicht von Innerhalb des Prozessor kommen. Es sollte immer die Regel gelten zuerst zum C dann zum Verbraucher. Mfg Michael
...für Serienterminierung nimmt man keine Einzelwiderstände, sondern Arrays im 0612-er Gehäuse (1206 quer). Dann passt's wieder auf die Platine :) Gibt's übrigens selbst bei Angelika für wenige Cents.
>Die Abblockkondensatoren würde ich hochkant >stellen um den RAM noch Näher an den Prozessor zu bringen. Na die paar 1/10 mm bringens jetzt aber auch nicht. Wie gesagt so kritisch ist das jetzt auch nicht.
Sieht aber besser aus. So wird keine Fläche verschwendet und die Platine kann ev. kleiner werden. Mfg Michael
Oh das scheint ein Missverständnis zu sein. Mit Hochkannt meine ich um 90° gedreht so das sie in Nord Süd Richtung auf der Platine Stehen. Meistens ist neben dem VCC Pin gleich ein GND Pin. Auf diese beiden Pins zentriert. Das bekommt dann auch noch jeder Bestückungsautomat hin. Mfg Michael
@Helmut > Aber Tobias ich glaube darüber haben wir beide uns schon mal > unterhalten. > Überigens ist da auch mein Schaltplan drin. Ja, jetzt wo du es sagst :-) Hast natürlich recht, sorry wegen der Fragerei. @Stefan Wimmer noch nie gesehen, solche Arrays. Kann man die von Hand gut löten?
>Autorouter kommt mir auch nicht ins Haus. >Ich hab einmal den Autorouter ausprobiert... das Ergebnis war >schrecklich. Händisch routen ziehe ich tatsächlich vor. Ahäm.. Du benutzt Altium Designer als "Malprogramm" und routest von Hand? Ich glaube, Dein Problem ist nicht das Layout an sich, sondern das Du Dich nicht genug mit Deiner Software auseinandergesetzt hast. Ich rede jetzt mal von der Version ab DXP2004. Die Design Rules und Einstellungen des Autorouters sind so gewaltig, dass man sich da schon einmal ein paar Tage Zeit dafür nehmen muss und verschiedene Parameter ausprobieren sollte. Mit nur "Starte Autorouter" ist es nicht getan. Schon 1 mil zu breite Leiterbahn oder zu großer Mindestabstand kann den Autorouter versagen lassen. Auch die Routingstrategien sollten alle mal getestet werden. Meine Ergebnisse von zig Jahren waren auch frustrierend. Aber ein komplexes Board völlig von Hand routen, nur weil ich zu faul (sorry) bin, mich mit der Designsoftware vetraut zu machen? Nee.. Inzwischen route ich Mikrokontrollerboards nur noch per Autorouter. Die Versorgungsleitungen lege ich natürlich zuerst von Hand. Auch evtl. Analogteile (OPs etc). Dann den Autorouter drüber. Da dies heutzutage nur noch Sekunden dauert, kann man beliebig oft mittels "Undo" das Routergebnis rückgängig machen, evtl. Teile verschieben oder Parameter ändern und dann neu routen. Nach ca. 4-5 Routingdurchläufen steht das Grundlayout. Manche Leitungen werden vom Autorouter dennoch ungünstig verlegt. Mit der Zeit bekommt man aber die Erfahrung, diese dann nachträglich per Hand zu optimieren. Altium Designer bietet so viele Möglichkeiten (Komplett routen, Teilbereiche routen, Einzelsignale routen, interaktives Routen etc.), damit MUSS es möglich sein, ein vernünftiges Ergebnis zu erzielen, ohne alles zu Fuß machen zu müssen. Wegen SDRAM: Ich sehe keinen Grund, Terminierungswiderstände einzusetzen. Den Platz kannst Du Dir wirklich sparen. Joachim
Joachim wrote: >>Autorouter kommt mir auch nicht ins Haus. >>Ich hab einmal den Autorouter ausprobiert... das Ergebnis war >>schrecklich. Händisch routen ziehe ich tatsächlich vor. > > Ahäm.. Du benutzt Altium Designer als "Malprogramm" und routest von > Hand? > Aber ein komplexes Board völlig von Hand routen, nur weil ich zu faul > (sorry) bin, mich mit der Designsoftware vetraut zu machen? Nee.. Oh, das erste mal, dass ich von einem nicht-Anfänger höre, dass der Autorouter keinen Murks macht. Ist wohl in der Profi-Klasse, wo der Murks-Router von Eagle nichts verloren hat ... > Inzwischen route ich Mikrokontrollerboards nur noch per Autorouter. > Die Versorgungsleitungen lege ich natürlich zuerst von Hand. > Auch evtl. Analogteile (OPs etc). > Dann den Autorouter drüber. Eagle kann bereits verlegte Leiterbahnen bei einem erneuten Routing-Vorgang nicht anders verlegen. D.h. es werden ein Haufen Durchkontaktierungen mehr verwendet. Bei Multilayer ists wahrscheinlich niht ganz so schlimm ... Aber ist halt Eagle ... Dein Programm kann anscheinend mehr :-) Aber mal etwas offtopic: Kann dein Programm auch impedanzkontrollierte Leiterbahnen autorouten? > Altium Designer bietet so viele Möglichkeiten (Komplett routen, > Teilbereiche routen, Einzelsignale routen, interaktives Routen etc.), > damit MUSS es möglich sein, ein vernünftiges Ergebnis zu erzielen, ohne > alles zu Fuß machen zu müssen. Irgendwie muss es ja sowas geben, was das kann. Kann mir auch nicht vorstellen, dass Motherboards per Hand oder mit Eagle geroutet werden g Mit was werden Motherboards gerouted? MfG Thomas Pototschnig
> Kann dein Programm auch impedanzkontrollierte > Leiterbahnen autorouten? Ja das kann es. Es kann auch differentielle Signale richtig routen (parallel, mit genau definierter Impedanz) und es kann (was Eagle wahrscheinlich auch kann) beispielsweise Adress- oder Datenbusse automatisch auf die gleiche Länge bringen (Mäander!) und und und.... ich kenne wohl erst 0.1% aller vorhandenen Funktionen. > Mit was werden Motherboards gerouted? DAS würde mich auch mal interessieren!
Tobias Plüss wrote: > > @Stefan Wimmer > noch nie gesehen, solche Arrays. Kann man die von Hand gut löten? Siehe hier: http://www.reichelt.de/?;ACTION=2;LA=2;GROUPID=3774;SID=31nUm4LawQAR8AAB5WOfs64f58e203b537647f3d3ba37c646639b Mit 2 Cent/St. auch keine grosse Investition.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.