Gast
#1074727
Hallo zusammen, ich versuche gerade einen Virtex 4 über das SelectMap8 Interface zu konfigurieren. Leider funktioniert das nicht. Mein Aufbau ist der selbe wie in XAPP137, also ein paralleles Flash dessen Datenleitungen zum FPGA gehen und dessen Adressleitungen von einem CPLD hochgezählt werden. Das CPLD steuert und liest auch die Konfigurationsleitungen vom FPGA. Mein CPLD Code ist eine Portierung des Xilinx Referenzcodes. Was ich bereits herausgefunden habe ist, dass die Daten im Flash das MSB auf D0 haben müssen. Dies habe ich auch so realisiert. Im Flash steht also ab Adresse 0 folgende Sequenz FF, FF, FF, FF, 55, 99, AA, 66 ... Wenn ich mit dem Oszi messe sind alle Pins korrekt: RESET = 1 PROG = 1 INIT = 1 WRITE = 0 CS = 0 M2..0 = 110 DONE = 0 Die Datenleitungen geben die zu den Adressen passenden daten aus, das Flash funktioniert also korrekt. Die Config-Clock läuft auch im richtigen Takt zu den Daten. Ich bin nun völlig ratlos, warum der FPGA nicht konfiguriert wird, d.h. DONE auf high geht. Hat jemand von euch schonmal SelectMap8 verwendet und hat einen Idee oder einen Tipp? Kann man per JTAG sehen wie weit die Konfiguration schon ist, also ob er den Sync fidnet, seine ID findet, CRC fehler hat? Da über JTAG das programmieren mit dem selben Bitfile klappt kann es aber eigtl nicht an ID oder CRC liegen. Bin für jede Hilfe dankbar, MfG David