Maximale Anzahl von FPGAs in der JTAG-Kette

Also wir haben hier 8 Spartan 3e, 8 Platform Flashes für die Spartans, 
16 FIFOs, 1 Virtex 4 und seinen Platform Flash in der Kette, also 
insgesamt 34 Devices, das funktioniert ohne Probleme. Die 8 Spartans 
sind über 8 steckbare Leiterplatten verteilt, bei denen jeweils am 
JTAG-Eingang solche Tiny-Logic Buffer hängen. Mit dem USB Platform Cable 
II gibts da überhaupt keine Probleme. Kommt halt alles aufs Design an.

Was für ein Programmer? Ein alter Serial-Programmer und das Parallel 
Cable III machen bei den Spartans und dem Virtex bei uns auch Probleme. 
Mit CollRunner II keine Probleme, aber irgendwie ist das selbe 
Fehlerbild bei den Spartans. Schreiben geht anscheinend, Verify bricht 
dann ab.

In der Vergangenheit hatte ich auch schon mehrfach Probleme mit 
Xilinx-Bausteine. Das Problem ist nicht die Bautrate, sondern die 
Flankensteilheit. Gerade Xilinx geagiert sehr empfindlich auf alle 
Flanken die nicht äußerst steil sind. Das betrifft vor allem das TCK. 
Oft sind in den Programmern nämlich Serienwiderstände eingebaut. Dann 
Speilen nämlich die Eingangskapazitäten und die Kapazitäten auf der 
Leiterplatte eine Rollen.

Die beste Lösung ist, am JTAG-Anschluss der LP einen sehr niederohmigen 
Treiber zu verwenden. Z.B. NC7SZ125. Aber Achtung, nachfolgend keine 
Serienwiderstände. Diese sind aber oft auch auf den LPs und den 
verschiedenen App-Notes empfohlen.

Hilfreich kann auch ein 100 Ohm Abschlusswiderstand sein. Dieser dann 
aber je nach Leitungslänge über ein paar pF (z.B. 100pF) dynamisch an 
den in Reihe an GND koppeln. Bei starken Leitungstreibern kann es 
nämlich auch zu Übersprechen von Signalen auf TCK kommen. Habe ich auch 
schon erlebt. Auch deshalb sind in den Programmern oft die 
Serienwiderstände.

...an den Widerstand in Reihe. Da fehlt wohl das Widerstand. Quasi ein 
TP-Filter, um die schnellen Flanken etwas zu verschleifen.