hi, nach stundenlager Fehlersuche und googlen finde ich einfach keine Lösung. Bei der Simulation zeigt er die richtigen Werte für den Vektor E an, jedoch sind die des Ausgangsvektors die Werte der when others (< when others => A <= x"E"; >) Zuweisung. Für einen Tipp wäre ich sehr Dankbar... Grüße dominic
Gast
#1199114
wie gut das nieman weiss wovon du überhaupt redest. nen bissl quelltext und vielleicht nen screenshot vonner simulation oder so was den fehler ein wenig näher dokumentiert wäre schön.
ja natürlich, der Anhang, ich wusste das ich was vergessen habe^^
Angehängte Dateien:
-
Simulation1.jpg
(210 KB)
Gast
#1199151
dein modul, welches du testen möchtest hat dummerweise keinen eingang. also gibst die dein "E" signal aus der testbench auch nicht bis zu deinem impulsgenerator durch. da das interne signal "E" im impulsgenerator nur angelegt aber nicht initialisiert wird hat es keinen der werte, die in der state machine abgefragt werden. deswegen springt sie immer in den OTHERS-Zweig. bei in die entity mal dein eingang mit ein und verbinde alles, dann könnte vielleicht auch was passieren. ;)
ah, das klingt alles sehr logisch :) , vielen Dank! Habe das gewünschte Ergebnis rausbekommen. Gibt es jedoch noch eine bessere Lsg., oder war das die Lsg. im Sinne deiner Antwort? Gibt es eventuell ein gutes Tutorial, wo die Siumulation etwas genauer erklärt (als in meine Buch: VHDL-Synthese von Reichard)?
Angehängte Dateien:
-
Simulation2.jpg
(330 KB)
So etwas wie globale Variablen in C gibt es in VHDL nicht. Die Entity ist die Schnittstelle in ein VHDL-Modul. Ausschliesslich über diese Signale kommuniziert deine Komponente mit der Aussenwelt. Bei dir soll im IMPULSGEN abhängig von E etwas zurückgegeben werden. Der Rück-Weg mit A geht über die Entity. Aber der Hin-Weg von E ist unvollständig: du definierst zwr ein E in der Testbench, du verwendest ein E im IMPULSGEN, aber die beiden sind nicht miteinander verbunden. Das hast du offenbar auch selber gemerkt und ein lokales Signal E im IMPULSGEN definiert. Richtig wäre aber ein [vhld] port ( E : in std_logic_vector(2 downto 0); A : out std_logic_vector... [/vhdl] mit der entsprechenden Verdrahtung über die port map.
Vielen Dank für die sehr schnellen Antworten!!!
Gast
#1199782
@Dominic B.: Vielleicht schaust Du Dir diesen Wiki-Artikel mal an: VHDL Testbench Duke
Antwort schreiben
Bitte melde dich an, um einen Beitrag zu schreiben.