mikrocontroller.net

Forum: Mikrocontroller und Digitale Elektronik Verzögerung von Buffern (74xx125, 74xx244)


Autor: mr.chip (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo

Wie konstant ist eigentlich die Verzögerung von Buffer-Bausteinen über 
mehrere Exemplare betrachtet, wenn sie in der selben Schaltung 
eingesetzt werden, d.h. unter gleicher Spannung und Temperatur

Es geht darum, ein Signal gezielt zu verzögern.

Gruss
Michael

Autor: aha (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Was soll denn erreicht werden ?

Autor: Michael U. (amiga)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

aha schrieb:
> Was soll denn erreicht werden ?

Es geht darum, ein Signal gezielt zu verzögern.

Vermutlich daß, was er oben schrieb...

@ mr.chip (Gast):

Die Toleranzbereiche und die typischen Werte geben die Hersteller in 
ihren Datenblättern an, mehr wird Dir niemand garantieren können.

Gruß aus Berlin
Michael

Autor: mr.chip (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
> Was soll denn erreicht werden ?

Ich habe (für mein Display) das Taktsignal auf jeder Platine verzögert, 
das Datensignal hingegen überspringt unverzögert jeweils 5 Platinen. Das 
funktioniert natürlich nur schlecht, und nun möchte ich es halt 
ebenfalls verzögern. Die Lösung ist ein bisschen Patchwork, aber da 
schon alles aufgebaut ist und ansonsten läuft, die einfachste Variante.

> Die Toleranzbereiche und die typischen Werte geben die Hersteller in
> ihren Datenblättern an, mehr wird Dir niemand garantieren können.

Das ist es eben. Mein Baustein hat Verzögerung zwischen 9 ns (typ) und 
15 ns (max). Wobei mich halt nun interessieren würde, wie so die 
Verteilung aussieht. Normalverteilung mit extrem starkem Peak bei 9 ns 
oder doch fast gleichverteilt zwischen 9 und 15 ns?

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@  mr.chip (Gast)

>Ich habe (für mein Display) das Taktsignal auf jeder Platine verzögert,
>das Datensignal hingegen überspringt unverzögert jeweils 5 Platinen. Das
>funktioniert natürlich nur schlecht, und nun möchte ich es halt
>ebenfalls verzögern.

Fang mit so einem Unsinn gar nicht erst an!

Mach es gleich richtig. Denn das Gepatche dauert dreimal länger und hat 
ein schlechteres Egebnis.

Poste mal einen Schaltplan.

MFG
Falk

Autor: mr.chip (Gast)
Datum:
Angehängte Dateien:
  • preview image for sr.png
    sr.png
    7,08 KB, 246 Downloads

Bewertung
0 lesenswert
nicht lesenswert
> Mach es gleich richtig. Denn das Gepatche dauert dreimal länger und hat
> ein schlechteres Egebnis.

Bin ich mir grundsätzlich bewusst. Allerdings kann ich nicht beliebige 
Änderungen einbringen, da alles schon aufgebaut ist und an sich auch 
läuft.


Zum Schaltplan: Die gezeigte Schaltung wird alle zwanzig Zentimeter 
montiert und besteht im wesentlichen aus einem Schieberegister, das LEDs 
ansteuert. Die Taktsignale werden aufgrund der grossen Leitungslänge der 
gesamten Installation (5 Meter) auf jeder Platine gebuffert.

Die Besonderheit: Es gibt nicht, wie man annehmen könnte, eine Kette von 
Schieberegister, sondern 5 parallele (um bei gleichem Takt 5 mal mehr 
Daten einschieben zu können). Und da liegt der Haken: Das Datensignal 
wird nun nur alle 5 Platinen durch ein Schieberegister verzögert, das 
Clocksignal hingegen auf jeder Platine.

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@  mr.chip (Gast)

>Änderungen einbringen, da alles schon aufgebaut ist und an sich auch
>läuft.

;-)
Jaja, so wie das Dach, das ja eigentlich zu 99,9& dicht ist . . .

>ansteuert. Die Taktsignale werden aufgrund der grossen Leitungslänge der
>gesamten Installation (5 Meter) auf jeder Platine gebuffert.

Ich erinnere mich. Die Lösung finde ich nicht sehr gut. Hab ich damals 
begründet.

>Daten einschieben zu können). Und da liegt der Haken: Das Datensignal
>wird nun nur alle 5 Platinen durch ein Schieberegister verzögert, das
>Clocksignal hingegen auf jeder Platine.

Schwachsinn. Konzeptfehler. Geht nicht über Los. Aber du wolltest es ja 
besser wissen. Nun löffle die Suppe auch aus.

MFG
Falk

Autor: mr.chip (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
> Schwachsinn. Konzeptfehler. Geht nicht über Los. Aber du wolltest es ja
> besser wissen. Nun löffle die Suppe auch aus.

Das hab ich nie behauptet. Nur wurde mir die Lösung mit den Buffern als 
"einzig sicher" angedreht. Tja, es würde auch perfekt funktionieren, 
wenn man eine Schieberegister-Kette hätte. Nur kam mir dann die Idee mit 
den 5 Ketten unabhängig, ohne den Rest nochmals zu überdenken. Tja, dumm 
gelaufen, Konzeptfehler auf jeden Fall. Die Frage ist jetzt halt: Was 
kann ich noch rausholen? (Dass ich die Variante "alles neu" nicht so 
toll finde, ist ja wohl klar...)

Autor: mr.chip (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ähm, Falk, ohne dir zu Nahe zu treten wollen, aber genau das hast du 
damals im anderen Thread geschrieben und genau so habe ich es umgesetzt:

> Alles unbrauchbar für sowas. Nimm den vorgeschlagenen 125er in DIL14 und
> gut.

:-)

Autor: Michael U. (amiga)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

ich habe jetzt keine Lust, mir das aufzumalen. ;-)

Mach Du das, schreib Dir die Zeiten und die Toleranzbereiche ran und 
schau, ob Du mit den Mx-/Min-Werten in der Toleranz bleibst.

Wenn die H/L-Flanke vom Takt kommt, müssen die Daten eben überall gültig 
sein. Keiner sagt, daß sie überall zur gleichen Zeit gültig werden 
müssen.

Gruß aus Berlin
Michael

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@  mr.chip (Gast)

>> Alles unbrauchbar für sowas. Nimm den vorgeschlagenen 125er in DIL14 und
>> gut.

Sowohl zitieren als auch VERSTEHEN will gelernt sein.

Mein Vorschlag. Schmeiss die unsäglichen Taktpuffer raus, platziere 
EINEN Taktpuffer wie von mir beschrieben an deinen Master-AVR (74HC04, 5 
Gatter parallel, das 6. treibt die 5 Gatter, dadurch gibt es keine 
Invertierung)
und mach am Ende der Taktleitung eine Theveninterminierung, siehe 
Wellenwiderstand.

Das sollte passen.

MFG
Falk

Autor: mr.chip (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Die aus meiner Sicht derzeit vernünftigste Variante ist, die 125er 
rauszuschmeissen und nur auf jeder 5. Platine drinzulassen. Da ein (aber 
nicht fünf) Buffer deutlich schneller is als die Schieberegister, habe 
ich somit auch keine Probleme mehr mit Datensignalen welche das 
Taktsignal überholen. Oder gibt es einen schweren Einwand gegen diese 
Lösung?


> 74HC04, 5 Gatter parallel, das 6. treibt die 5 Gatter, dadurch gibt es
> keine Invertierung

Ist es wirklich schlau, die Ausgänge parallel zu schalten? Ohne dass ich 
es jetzt genau verstehe, aber davon wurde irgendwo mal dringend 
abgeraten.

Autor: A. K. (prx)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Es kommt ein bischen sehr darauf an, wofür man was zusammenschaltet. 
An dieser Stelle geht es, an anderer Stelle nicht so ohne weiteres.

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@  mr.chip (Gast)

>Taktsignal überholen. Oder gibt es einen schweren Einwand gegen diese
>Lösung?

Ist immer noch halbgar. Mach es wie vorgeschlagen und gut. Is ja nicht 
so dass es von einem planlosen Hobbybastler kommt . . .

>es jetzt genau verstehe, aber davon wurde irgendwo mal dringend
>abgeraten.

Hier geht es, weil die Transistoren (in den Gattern) auf einem IC sind. 
D.h. sie sind herstellungsbdingt sehr ähnlich, schalten also nahezu 
gleich schnell, sind gleich stark und dadurch, dass sie auf einem IC 
sitzen auch gut thermisch gekoppelt.

MFG
Falk

Autor: mr.chip (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Dann wenn wir gerade dabei sind: Reicht es, wenn ich bei den 125ern das 
Enable-Signal auf VCC schalte und die Strecke zwischen Ax und Yx 
überbrücke? Oder sollte man die wirklich ausbauen? (Bei aktuell 18 
fertigen Platinen und DIP-Gehäusen schon eher mühsam... ^^)

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@  mr.chip (Gast)

>Dann wenn wir gerade dabei sind: Reicht es, wenn ich bei den 125ern das
>Enable-Signal auf VCC schalte und die Strecke zwischen Ax und Yx
>überbrücke?

Nein.

> Oder sollte man die wirklich ausbauen?

Ja.

> (Bei aktuell 18
>fertigen Platinen und DIP-Gehäusen schon eher mühsam... ^^)

Tja, das ist Entwicklung.

MFG
Falk

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.