Verzögerung von Buffern (74xx125, 74xx244)

Was soll denn erreicht werden ?

> Was soll denn erreicht werden ?

Ich habe (für mein Display) das Taktsignal auf jeder Platine verzögert, 
das Datensignal hingegen überspringt unverzögert jeweils 5 Platinen. Das 
funktioniert natürlich nur schlecht, und nun möchte ich es halt 
ebenfalls verzögern. Die Lösung ist ein bisschen Patchwork, aber da 
schon alles aufgebaut ist und ansonsten läuft, die einfachste Variante.

> Die Toleranzbereiche und die typischen Werte geben die Hersteller in
> ihren Datenblättern an, mehr wird Dir niemand garantieren können.

Das ist es eben. Mein Baustein hat Verzögerung zwischen 9 ns (typ) und 
15 ns (max). Wobei mich halt nun interessieren würde, wie so die 
Verteilung aussieht. Normalverteilung mit extrem starkem Peak bei 9 ns 
oder doch fast gleichverteilt zwischen 9 und 15 ns?

> Mach es gleich richtig. Denn das Gepatche dauert dreimal länger und hat
> ein schlechteres Egebnis.

Bin ich mir grundsätzlich bewusst. Allerdings kann ich nicht beliebige 
Änderungen einbringen, da alles schon aufgebaut ist und an sich auch 
läuft.


Zum Schaltplan: Die gezeigte Schaltung wird alle zwanzig Zentimeter 
montiert und besteht im wesentlichen aus einem Schieberegister, das LEDs 
ansteuert. Die Taktsignale werden aufgrund der grossen Leitungslänge der 
gesamten Installation (5 Meter) auf jeder Platine gebuffert.

Die Besonderheit: Es gibt nicht, wie man annehmen könnte, eine Kette von 
Schieberegister, sondern 5 parallele (um bei gleichem Takt 5 mal mehr 
Daten einschieben zu können). Und da liegt der Haken: Das Datensignal 
wird nun nur alle 5 Platinen durch ein Schieberegister verzögert, das 
Clocksignal hingegen auf jeder Platine.

> Schwachsinn. Konzeptfehler. Geht nicht über Los. Aber du wolltest es ja
> besser wissen. Nun löffle die Suppe auch aus.

Das hab ich nie behauptet. Nur wurde mir die Lösung mit den Buffern als 
"einzig sicher" angedreht. Tja, es würde auch perfekt funktionieren, 
wenn man eine Schieberegister-Kette hätte. Nur kam mir dann die Idee mit 
den 5 Ketten unabhängig, ohne den Rest nochmals zu überdenken. Tja, dumm 
gelaufen, Konzeptfehler auf jeden Fall. Die Frage ist jetzt halt: Was 
kann ich noch rausholen? (Dass ich die Variante "alles neu" nicht so 
toll finde, ist ja wohl klar...)

Ähm, Falk, ohne dir zu Nahe zu treten wollen, aber genau das hast du 
damals im anderen Thread geschrieben und genau so habe ich es umgesetzt:

> Alles unbrauchbar für sowas. Nimm den vorgeschlagenen 125er in DIL14 und
> gut.

:-)

Die aus meiner Sicht derzeit vernünftigste Variante ist, die 125er 
rauszuschmeissen und nur auf jeder 5. Platine drinzulassen. Da ein (aber 
nicht fünf) Buffer deutlich schneller is als die Schieberegister, habe 
ich somit auch keine Probleme mehr mit Datensignalen welche das 
Taktsignal überholen. Oder gibt es einen schweren Einwand gegen diese 
Lösung?


> 74HC04, 5 Gatter parallel, das 6. treibt die 5 Gatter, dadurch gibt es
> keine Invertierung

Ist es wirklich schlau, die Ausgänge parallel zu schalten? Ohne dass ich 
es jetzt genau verstehe, aber davon wurde irgendwo mal dringend 
abgeraten.

Dann wenn wir gerade dabei sind: Reicht es, wenn ich bei den 125ern das 
Enable-Signal auf VCC schalte und die Strecke zwischen Ax und Yx 
überbrücke? Oder sollte man die wirklich ausbauen? (Bei aktuell 18 
fertigen Platinen und DIP-Gehäusen schon eher mühsam... ^^)