Final State Machine

Markus S. #1307542
Lesenswert?
• ▲
▼ 
(Finite State Machine == Automat)

Versuch's doch mal so:

1
typedef enum { STATE_1, STATE_2 } State;

2
typedef enum { EVENT_1, EVENT_2 } Event;

3


4
State state = STATE_1; /* Initial state */

5


6
void state_1_handler(Event event)

7
{

8
    switch (event)

9
    {

10
         case EVENT_1: xyz(); state = STATE_1; break;

11
         case EVENT_2: abc(); state = STATE_2; break;

12
         default: ASSERT_FAIL("unknown event"); break;

13
    }

14
}

15


16
void state_2_handler(Event event)

17
{

18
    switch (event)

19
    {

20
         case EVENT_1: foo(); state = STATE_2; break;

21
         case EVENT_2: bar(); state = STATE_1; break;

22
         default: ASSERT_FAIL("unknown event"); break;

23
    }

24
}

25


26
void main(void)

27
{

28
    Event event;

29


30
    while (1)

31
    {

32
        event = get_event();

33
        switch (state)

34
        {

35
            case STATE_1: state_1_handler(event); break;

36
            case STATE_2: state_2_handler(event); break;

37
            default: ASSERT_FAIL("unknown state"); break;

38
        }

39
    }

40
}


Man kann das in tausend Varianten implementieren.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
TheMason Gast #1307620
Lesenswert?
• ▲
▼ 
eine statemachine in vhdl wird dann z.b. so beschrieben :

...

signal state : std_logic_vector (3 downto 0);

...

process (clk, res)
begin
  if res = '1' then
    state <= X"0";

    ...
    ... weitere signale die resettet werden und in
    ... diesem prozess verwendet werden
    ...

  elsif clk'event and clk = '1' then
    case state is
      when X"0" => if .... then
                     ...
                     state <= X"..";
                   else
                     ...
                     state <= X"..";
                   end if;
      when X"1" => if .... then
                     state <= X"..";
                     ...
                   else
                     state <= X"..";
                     ...
                   end if;
      when X"." => if .... then
                     state <= X"..";
                     ...
                   else
                     state <= X"..";
                     ...
                   end if;
      when X"." => if .... then
                     state <= X"..";
                     ...
                   else
                     state <= X"..";
                     ...
                   end if;
      when others => NULL;
    end case;
  end if;
end process;


so beschreibe ich immer statemachines in vhdl (wobei ich nicht bei 
jedem-state ein if oder gar if-else statement habe. aber das ist ja die 
implementierung der states selbst.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Lothar M. Moderator (Firma: Titel) Persönliche Seite #1310249
Lesenswert?
• ▲
▼ 
> welche besonders sicher gegen Störungen ist möchte ich Dir noch das
> Schlagwort "one hot encoding" ans Herz legen.
Das Ziel von One-Hot codierten FSM ist nicht die Störfestigkeit. 
Besonders in dieser Disziplin sieht die One-Hot FSM ganz schlecht aus, 
denn es gibt (2^n)-n undefinierte Zustände. One-Hot wird auf FPGAs 
deshalb ganz gern implementiert, weil dann keine zusätzliche Logik zum 
ausdecodieren des aktuellen Zustands nötig ist. Denn jeder Zustand wird 
bereits durch ein einziges FF repräsentiert.

Wie eine FSM implementiert wird, kann ich idR. einfach in den 
Syntheseeinstellungen der Toolchain auswählen. Ob undefinierte Zustände 
abgefangen werden, wird dann mit der Option Safe Implementation 
ausgewählt (Screenshot).


Interessanter dürfte aber das Thema Ein- oder Zwei- (oder noch mehr) 
Prozess-Schreibweise von FSM sein. Das habe ich dort mal 
zusammengefasst: 
http://www.lothar-miller.de/s9y/categories/37-FSM-Schreibweisen

EDIT: Siehe auch Beitrag "Typedefinition mit 3 Zustaenden"
Angehängte Dateien:
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Chris D. Moderator Persönliche Seite #1310284
Lesenswert?
• ▲
▼ 
Hier klinke ich mich mal ein:

Mir wäre es am liebsten, wenn man z.B. grafisch mit Knoten und Kanten 
die komplette FSM beschreiben (und vielleicht auch testen) könnte und 
dann daraus der passende Code (z.B. in C) generieren könnte.

Das Ganze sollte also möglichst abstrahiert ablaufen.

So etwas gibt es doch sicherlich.
Vermutlich suche ich nur mit den falschen Begriffen :-(

Chris D.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt. Bitte hier nur auf die ursprüngliche Frage antworten, für neue Fragen einen neuen Beitrag erstellen.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Dein Name und deine E-Mail-Adresse

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.