FPGA Projekt

wie grenzt sich deine arbeit von einem logicanalyser ab?

Hallo,

ich stand bzw. stehe gerade noch vor einer ähnlichen Aufgabe ... hier 
ein paar Tipps aus den Erfahrungen der letzten Monate:

Nimm als Schnittstelle was einfaches wie RS232 / RS485, dass lässt sich 
viel einfacher auf dem FPGA implementieren und du sparst sehr viel Zeit, 
für .Net / Mono gibts bereits Klassen, für QT vielleicht auch. Für den 
Einstieg in VHDL kann ich "Paul Molitor - Eine Einführung in VHDL" 
empfehlen. Die Aufgabe mit dem FPGA ist machbar, aber am Ende wird 
vermutlich wenig Zeit für die PC-Software bleiben. Wenn du dich in QT 
nicht so gut auskennst, würde ich die PC-Anwendung minimal halten und 
mehr Zeit in den Test der Logik und vor allem in ein gutes Konzept 
investieren. Mit den kostenlosen Modelsim-Versionen von Altera oder 
Xilinx lässt sich alles ganz gut testen, erst danach die Synthese und 
die realen Signale nochmals mit dem Oszi / Logic Analyzer messen. Kann 
die Altera-Tools und deren Dokumentation empfehlen.

@Lothar

Jup 4 Monate ab Anmeldung. Aber bei uns die Professoren sehr kulant, was 
die Anmeldung angeht. Sprich angemeldet wird in der Regel erst, wenn 
alles in trockenen Tüchern ist.

Wenn ich die Wahl hätte würde ich das gern mit AVR's machen. Dann würde 
ich das "locker" schaffen. Allerdings habe ich noch keinen Atmel 
gefunden der um die 200 I/O hat. Und die dann nahezu parallel verwalten 
kann.

Aber was würdest du denn Empfehlen? Das hat die Aufgabe, woran ich 
leider nicht rütteln kann. Und einbissel PC Software muss sein, wie soll 
man die sonst konfigurieren?!

@Gast

Oh danke für den Tip. Werde ich mir mal anschauen. In QT kenne ich mich 
eigentlich recht gut aus. Ist ein echt schönes Framework mit dem man 
doch recht schnell grafische Oberflächen erstellen kann.

Oh das ein gutes Konzept. USB und AVR bekomme ich hin. Hab ich schon 
eine funktionierende Schaltung mit allem drum und dran hier liegen. :) 
Jetzt ist noch die Frage wie kommunizieren FPGA und AVR mit einander? 
Über eine Art UART?

Ist der Aufbau der Hardware vergleichbar aufwendig wie beim AVR?

Aso Geschwindikeit. Hm also da es für ein Testrack für Autosimulationen 
ist würde ich mal sagen so normales PWM's im 100-200Hz Bereich?! Aber 
das bekomme ich ihn den nächsten Wochen raus. Offizielle Anmeldung ist 
erst mitte August.

200Hz? Da kannst du auch ne Latte Latches nehmen, die gleichzeitig 
triggern und dann nacheinander mit dem avr auslesen. Ist zwar mehr 
Bauteilaufwand und benötigt mehr Leiterplattenfläche, aber du sparst dir 
dein FPGA.
Und falls du doch mit dem FPGA arbeiten möchtest würd ich den avr 
weglassen. Die USB Kommunikation würd ich nicht selbst machen, sondern 
ein FTDI Chip verwenden.

Hallo Max,

wenn ein AVR (oder AVR32) grundsaetzlich von der Beschaffenheit der I/Os 
geeignet ist, warum benutzt du dann nicht einfach soviele AVRs wie 
noetig?


Gruss
Christian