Gast
#1368397
WinCupl ist ja nicht gerade stark verbreitet. Aber trotzdem eine Frage: wie kann es sein, daß der Fitter von WinCupl 107 % der Logic cells "unterbringen" kann? Gibt es diese Meldung auch bei anderen Programmen (z. B. Lattice)? Total dedicated input used: 0/4 (0%) Total I/O pins used 19/32 (59%) Total Logic cells used 69/64 (107%) Total Flip-Flop used 51/64 (79%) Total Foldback logic used 0/64 (0%) Total Nodes+FB/MCells 69/64 (107%) Total cascade used 0 Total input pins 10 Total output pins 9 Total Pts 133 Creating pla file C:\WINCUPL\WINCUPL\SOURCE\\CN.tt3 with 0 inputs 0 outputs, 0 pins 0 nodes and 0 pterms... ---------------- End fitter, Design FITS $Device PLCC44 fits FIT1504 completed in 0.00 seconds
