16bit A/D Wandler mit TMS320F2808 - mit SPI Bus oder Parallel auslesen

Hallo Christian,

ein Ansprechen des Wandlers mit einem GPIO-Port sieht ja etwa so aus:

Adresse anlegen
Read Strobe low
Daten auslesen
Read Strobe high

Das benötigt also mindestens 4 CPU Takte.
Bei jedem solchen Vorgang werden 16 Bit übertragen.

Mit (angenommen) 60 MHz CPU-Takt kommt man damit auf eine Datenrate von

16 Bit * 15M / Sekunde = 240 MBit/Sekunde.

Das ist deutlich über den 12,5 MBit/Sekunde.
Man muss nätürlich bedenken, dass die CPU in der Zeit der 
Datenübertragung nichts anderes mehr macht als GPIOs zu schalten.

Bei 1 MSps wird dadurch mindestens 1/15 der Rechenleistung verbraucht. 
Hier ist das Speichern der Daten noch nicht mitgerechnet.


Nun ist mir aber noch nicht ganz klar, wie man auf die 12,5 MHz 
(maximaler SPI Takt) kommt. Der LSPCLK Takt darf maximal 100 MHz sein 
und der SPI Takt ist maximal ein Viertel davon, also 25 MHz. Warum ist 
das nicht möglich?

Grüße,

Peter

Den Abschnitt mit der Einschränkung auf 12.5 MHz habe ich übersehen.
Andererseits ist das Senden mit 25 MHz erlaubt und damit man etwas 
empfangen kann, muss man ja auch senden.
Also das geht ja normal so, dass man in das Senderegister schreibt, 
dieses Wort wird dann gesendet und gleichzeitig wird die Antwort in das 
Empfangsregister geschoben. Damit empfängt man ja zwangsläufig, wenn man 
sendet. Auch bei 25 MHz Takt. Die Frage ist ja nur, wie zuverlässig die 
Daten dann sind.

Ich würde das einfach mal ausprobieren.

Selbst habe ich das noch nicht getestet, das Ergebnis würde mich aber 
durchaus interessieren.

Grüße,

Peter