mikrocontroller.net

Forum: FPGA, VHDL & Co. Lattice ispLever / Aldec Active-HDL Blockschlatbild erstellen?


Autor: Heiko B. (2deep)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hi,

ich arbeite mit Lattice ispLever + Aldec Active-HDL und habe mir sagen 
lassen das ich mit einem der beiden Tools ein Blockschaltbild zu meinem 
Projekt erstellen kann.
Allerdings weiss ich leider nicht wie.
Weiss jemand Rat ?


vielen dank schonmal..

grüße Heiko

Autor: Andi Z. (duderino65)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
hi,

mit dem ispLEVER kann man ja auf die vhdl-datei gehen und rechts im 
process-fenster "generate schematic symbol" auswählen. dann wird ein 
blockschaltbild zu deiner schematic-symbol-lib hinzugefügt welches du 
dann verwenden kannst.

im aldec simulator gibt es ein tool "code2graphics" allerdings habe ich 
dafür keine lizenz. das würde mich aber auch interessieren ob der damit 
einen schaltplan auf gatterebene machen kann.

mfg

Andi

Autor: Heiko B. (2deep)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
hi,

mit der funktion "generate schematic symbol" erstellt er mir ja die 
jeweiligen symbole aber keine verknüpfungen unter den einzelnen modulen.
die muss ich ja dann von hand setzen/ziehen.
Oder gibt es noch eine andere methode damit er mir auch die 
verknüpfungen generiert die ich in vhdl-code umgesetzt hab?

p.s. "code2graphics" habe ich leider auch nicht die erforderliche lizenz

Autor: Andi Z. (duderino65)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
hi,

naja wenn du die top_level_entity als symbol hast dann ist ja dein 
ganzes system in dem blockschaltbild. zusammen mit deinen 
modulverknüpfungen die du in vhdl geschrieben hast.
wenn du allerdings jedes modul einzeln generierst dann musst du die 
verbindungen selbst setzen denk ich.

hab mal wegen diesem code2graphics tool gegoogelt und festgestellt das 
dieses ja nur einen PAP zum vhdl code macht. weiss jemand wie ich mit 
dem ispLever einen schaltplan auf gatterebene generieren kann??
also so wie hier: Beitrag "Mux in Xilinx Webpack 11.3 "RTL schematic viewer""
ein rtl-shematic.


mfg

Andi

Autor: SuperWilly (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Falls du SynplifyPro (Bezahlversion von Lattice, Wededition?) verfügbar 
hast,
kannst du dir im RTL-Viewer (inklusive Hiearchie-Navigation) deine 
Schaltung
anschauen.

VG,
SuperWilly

Autor: Andi Z. (duderino65)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
hallo nochmal :-),

also ich hab jetzt mal direkt in dem synplify tool nachgeschaut und 
entdeckt dass es doch geht. (siehe bild)

bei hdl-analyst -> rtl -> flattened view

ich hab die pro version nicht. aber mit der normalen gehts wohl auch.

mfg

Andi

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.