Hallo miteinander, wahrscheinlich kennt jeder das Problem, bevor man einen Schaltplan für ein FPGA-Projekt zeichnen kann, braucht es erst mal das passende Symbol für das benutzte Programm. Tausende Pins eingeben und kontrollieren, das dauert Tage. Schön, wenn der FPGA-Hersteller, CAE-Firma oder ein OpenSource Projekt ein solches Symbol zum Download hätte. Ich find aber keines, und wenn dann nur von älteren Chips, die ich nicht mehr in Neu-Designs einsetze. Wer kann weiterhelfen, wo suchen? Konkret wird das Symbol des Spartan3A - 700 für den Altium Designer benötigt. MfG,
Meinst Du jetzt ein FPGA-Projekt im Sinne von HDL durch Symboleingabe oder ein Board MIT einem FPGA? Bei letzterem gebe ich Dir Recht, wobei man beim Altium ja recht rasch zu einem Symbol gelangt. Tage würde ich dafür nicht veranschlagen. Leider habe ich nur eines für EAGLE im Gepäck. Ich meine aber dass es bei den freien Libs sowas geben müsste. Wie isses hiermit: http://wiki.altium.com/display/ADOH/Supported+Xilinx+Architectures
Jürgen Schuhmacher schrieb: > Meinst Du jetzt ein FPGA-Projekt im Sinne von HDL durch Symboleingabe > oder ein Board MIT einem FPGA? Schaltplan für PCB mit FPGA, das FPGA-Design wird in Hochsprache entworfen. > Bei letzterem gebe ich Dir Recht, wobei man beim Altium ja recht rasch > zu einem Symbol gelangt. Tage würde ich dafür nicht veranschlagen. Bin ich skeptisch, immerhin sind 1000 Pins mit bezeichner und Chipposition einzugeben. Und dann so über das Symbol verteilt, das beim Rest der Zeichnung kein Knäuel entsteht. > Leider habe ich nur eines für EAGLE im Gepäck. Ich meine aber dass es > bei den freien Libs sowas geben müsste. Wo finde ich diese freien Libs? > > Wie isses hiermit: > http://wiki.altium.com/display/ADOH/Supported+Xilinx+Architectures Nur ältere IC's - kein Virtex 5, Spartan3A oder gar Virtex6. Vielleicht kann ich ja aus den älteren Spartan 3E was für einen neuen 3A umfrickeln. MfG,
Schau dir mal das Lib-Format an, vielleicht kannst du das etwas automatisieren. Xilinx bietet die Anschlussbelegung auch als ASCII File an, mit etwas Makro-Prozessing kann man das vielleicht schnell konvertieren...
Christian R. schrieb: > Schau dir mal das Lib-Format an, vielleicht kannst du das etwas > automatisieren. Xilinx bietet die Anschlussbelegung auch als ASCII File > an, mit etwas Makro-Prozessing kann man das vielleicht schnell > konvertieren... Ist ne Idee für Tage mit etwas mehr Zeit, jetzt würden mir fertige Symbole am meisten weiterhelfen. Die ASCII files von Xilinx sind mir bekannt, die stopfe ich gern in Excel für PinListe und Dokumentation. Das Lib-Format von Altium ist mir völlig unbekannt, ich schätze die Arbeit mit dem makros dürfte nicht schneller gehen, als per hand das Symbol zu zeichnen. Aber ich hätte für die nächsten Projekte (solange sich das Lib-Format nicht ändert). MfG
> Die ASCII files von Xilinx sind mir bekannt, die stopfe ich gern > in Excel für PinListe und Dokumentation. Das tue ich auch, mit dem Unterschied, dass solche Pinzuordnungen bei mir vorher zu Projektbeginn in Excel erzeugt werden. Darin enthalten sind die board-Signale und die internen FPGA-Signale (= Logik + Power + JTAG + Prog-IF), sowie die Stromdefinitionen etc. Ich erzeuge mir dann IM Excel ein script, welches zeilenweise die FPGA-Zuordnungen als TCL erzeugt, bei Altera mit "set_locatation" etc. Das erspart einen Haufen Arbeit. So es das board programm zulässt, kann man damit auch die Netzliste / Pinning erzeugen lassen und einspielen. Das gilt auch für PSPICE, jedenfalls zu der Zeit, in der man noch schwarz, ohen GUI gearbeitet hat. Für Eagle wiederum kann man somit sogar die Zuordung von PinName im Package und Pin im Sympbol als Liste automatisch erzeugen und als ULP speichern. Was den Altium angeht: Der ist ja der follower vom Protel. Da gab es früher das Protel Advanced PLD, welches mehr oder weniger perfekt in die gesamte Umgebung integriert war. Soweit ich mich errinnere bekam man da sogar die SPICE Netzliste rein und raus. Jedenfalls errinnere ich mich, dass man dem Protel die Netzliste "verpassen" konnte, und so die Zuordnungen automatisert handelbar waren. Der Altium Designer müsste das im Prinzip auch zulassen. In Mentor z.B. geht es gut, weil der die Zuordung nur auf einem Sonderblatt ohne grafische Verbindungen zu den Labels hält.
Fpga Kuechle schrieb: > Hallo miteinander, > > > Wer kann weiterhelfen, wo suchen? Konkret wird das Symbol des Spartan3A > - 700 für den Altium Designer benötigt. > > MfG, ehm, welche version von Altium hast du ? Die aktuelle Summer 09 (9.0.0.17654) ist der Spartan 3A und Virtex 5 vorhanden.
Thomas R. schrieb: > Fpga Kuechle schrieb: >> Wer kann weiterhelfen, wo suchen? Konkret wird das Symbol des Spartan3A >> - 700 für den Altium Designer benötigt. > > ehm, welche version von Altium hast du ? Die aktuelle Summer 09 > (9.0.0.17654) ist der Spartan 3A und Virtex 5 vorhanden. Ja, ist mir gestern nachmittag von einem Kollegen in der Winter-09-Version gezeigt wurden. In einem einer Zip-datei die nicht installiert wurde. Der Link weiter bezog sich wohl auch auf einer alte Version. Dann hängt mir nur noch der Klotz Virtex-6 am Bein MfG,
Ich könnte Dir den V6 ins Altium reinhacken - was gibts Du dafür aus?
DesignService schrieb:
> Ich könnte Dir den V6 ins Altium reinhacken - was gibts Du dafür aus?
Schreib bitte deine Kontaktdaten, dann kann man eine offizielle
Aufforderung zur Angebotsabgabe schicken.
MfG
Altium hat doch auch einen guten Support. Vielleicht haben die den ja schon und Du kannst die Lib schon von der nächsten Version bekommen.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.