Impedanzkontrolliertes Layout beim PCB-Pool?

[Tobias P. (hubertus)]

Hallo,
ich möchte von einer besonderen Platine ein impedanzkontrolliertes 
Layout erstellen. Die Platine möchte ich anschliessend beim PCB-Pool 
fertigen lassen, da sie dort einigermassen bezahlbar ist (brauche nur 2 
Stück).
Deshalb habe ich beim PCB-Pool mal die technischen Daten als PDF 
runtergeladen, wo der theoretische Lagenaufbau für ein 4 Layer PCB 
beschrieben ist; jedoch heisst es da auch, dass der Aufbau nicht 
garantiert wird und abweichen kann.
Frage: meint ihr, es ist machbar, beim PCB-Pool dennoch ein 
impedanzkontrolliertes Layout zu fertigen? Weicht dieser Lagenaufbau 
immer ab, oder kann man sich da einigermassen drauf verlassen?

[Falk B. (falk)]

@  Tobias Plüss (hubertus)

>runtergeladen, wo der theoretische Lagenaufbau für ein 4 Layer PCB
>beschrieben ist; jedoch heisst es da auch, dass der Aufbau nicht
>garantiert wird und abweichen kann.

Das ist immer so. Die Frage ist schlicht, um WIEVIEL es abweichen kann.

>Frage: meint ihr, es ist machbar, beim PCB-Pool dennoch ein
>impedanzkontrolliertes Layout zu fertigen?

Ja.

> Weicht dieser Lagenaufbau immer ab,

Ja, siehe oben.

> oder kann man sich da einigermassen drauf verlassen?

Ja.

MfG
Falk

[Fabian B. (fabs)]

Ruf doch einfach mal bei PCB-Pool an. Nur die können dir ne definive 
Aussage geben.

Gruß
Fabian

[Tobias P. (hubertus)]

Hi Falk,
also, dass der Lagenaufbau immer etwas abweicht ist klar - gewisse 
Fertigungstoleranzen sind ja immer vorhanden.
Ich meinte viel mehr: Kann man sich ungefähr drauf verlassen, dass der 
Core immer so und so viele um dick ist, und dass das Prepreg die 
genannte Dicke hat? Ob die Leiterplatte am Schluss 1.6 oder 1.5 mm dick 
ist ist mir egal, nur der Lagenaufbau sollte (glaube ich) für ein 
Impedanzkontrolliertes Layout plus minus stimmen. Oder irre ich?
Was für Abweichungen wären tolerierbar bei Ethernet (100 Ohm Impedanz) 
oder USB (90 Ohm) oder gar für eine Anwendung, die 50 Ohm benötigt?

[Uwe N. (ex-aetzer)]

Hallo Tobias,

ich habe mir mal deren 4 Lagen Standard Aufbau angesehen, dieser eignet 
sich nicht wirklich für eine Impedanz-Kontrollierte Platine. Das liegt 
an seinen sehr grossen Abständen zwischen den Aussenlagen und den 
Innenlagen.
Du hast hier Abstände von 280µm, das wird in recht dicken Leiterbahnen 
resultieren: ca.350-400µm Breite für eine angenommene Impedanz von 50 
Ohm. Wenn das o.k. ist, dann kann man es machen. Ansonsten wird das nix 
mit diesem Aufbau.

Die allgemein zulässigen Impedanz-Toleranzen liegen im Bereich +/- 10%, 
unabhängig vom Impedanzwert selbst.


Gruss Uwe

[Uwe N. (ex-aetzer)]

Nachtrag:

Es sollte 380µm lauten. Das macht die Sache noch schlimmer.

Gruss Uwe

[Uwe N. (ex-aetzer)]

Hab nochmal den Impedanzsolver rechnen lassen, du landest bei 380µm 
Abstand bei 600µm breiten Bahnen. Ziemlich dick ...

Gruss Uwe

[Uwe N. (ex-aetzer)]

Und nochmal für 100 Ohm Differentielle Impedanzen. Auch hier brauchst du 
viel Platz auf dem Board.

Gruss Uwe

[Tobias P. (hubertus)]

Hi,
ja sorry, war ein Irrtum - ich meinte nicht 4, sondern 6 Layer. Da sieht 
es schon besser aus. Ich würde dann folgendes Layer Stackup machen:


Top Layer
Inner Layer 1
GND
VCC
Inner Layer 2
Bottom Layer

So komme ich dann auf eine Leiterbahnbreite von 8 mil auf dem Top Layer 
(100 Ohm), bzw. 6 mil (dünner geht ja nicht) auf einem inneren Layer 
(ebenfalls 100 Ohm).
90 Ohm ergibt dann 12 bzw. 6 mil, und 50 Ohm 40 mil bzw. 23 mil (muss 
dann halt auf einer Innenlage geroutet werden, weils sonst zu dick 
wird).

PAsst das so?

[Uwe N. (ex-aetzer)]

@ Tobias,

ja, bei diesem Aufbau ist die Situation etwas besser, wenn auch nicht 
wirklich viel (siehe Anhang).
Zu deiner Signal-Verteilung:

Top Layer         > Platzierung/ Signal-Routing
Inner Layer 1     > GND (Impedanzreferenz für Top)
GND               > o.k.
VCC               > o.k.
Inner Layer 2     > GND (Impedanzreferenz für Bottom)
Bottom Layer      > Platzierung/ Signal-Routing

Streng genommen haben Signale in den GND/ Vcc Lagen nix zu suchen, die 
bilden Schlitze, um welche die Rückströme sich "schlängeln" müssen. Das 
kann Auswirkungen auf die Signalintegrität/ EMV haben - falls das von 
Belang sein sollte.
Leider ist ein 6 Lagen Aufbau was die Signalverteilung auf die einzelnen 
Lagen angeht eher suboptimal, wir haben hier 2 mal GND direkt 
übereinander.
Die beiden Referenzlagen "Inner Layer 1" und "Inner Layer 2" sollte man 
wirklich nicht mit Signalen beaufschlagen, hier "bietet" sich die "Inner 
Layer 3" (GND) an, obwohl das eigentlich auch ungünstig ist. Ist als 
Kompromiss aber  denkbar, da "GND" und "Vcc" mit 280µm viel zu weit 
voneinander entfernt sind um von der kapazitiven Kopplung der beiden zu 
profitieren (Kapazitive Power-Planes). Das wirst du vermutlich nicht 
brauchen.

> 90 Ohm ergibt dann 12 bzw. 6 mil, und 50 Ohm 40 mil bzw. 23 mil (muss
> dann halt auf einer Innenlage geroutet werden, weils sonst zu dick
> wird).

Wie kommst du auf 12/40/ 23 mil ?

Noch ein Hinweis: Wenn du Impedanzen unbedingt auf einer der Innenlagen 
routen musst, beachte hier, das sich die Geometrie der Signale ändern 
muss um bei deinem 50/ 100 Ohm Werten zu bleiben. Versuch nach 
Möglichkeit, das zu vermeiden.

Gruss Uwe

[Tobias P. (hubertus)]

Hi Uwe,
wie jetzt - beim 6 Layer PCB soll man alle 4 Innenlagen mit Power Planes 
versehen? :o
So wie ich das bisher kannte, macht man einen Layer als VCC, einen als 
GND, und hat dann Top, Bottom, Inner 1 und 2 zum routen. Ist das nicht 
gut so?
Wie gesagt würde ich folgendes machen:

Top -> routing von Signalen
Inner 1 -> routing von Signalen
Inner 2 -> Ground plane (ohne Unterbrechnungen durch Signale)
Inner 3 -> VCC plane (ohne Unterbrechungen durch Signale)
Inner 4 -> routing von Signalen
Bottom -> routing von Signalen

Dadurch hat man auf den Inneren Layern 1 und 4 den minimalen Abstand zu 
den Planes, was dann auch zu dünneren Leiterbahnen führt (führen 
sollte).

Wie ich auf die 12/40/23 mil komme:
Mein CAD spuckt das aus, wenn ich ihm sage, dass ich so und so viele Ohm 
Impedanz will.
Gemeint war das so: 50 Ohm ergibt eine Leiterbahnbreite von 23 mil, wenn 
man auf Inner 1 oder 4 routet; und 40 mil, wenn man sich auf Top oder 
Bottom befindet.
100 Ohm ergibt auf dem Top / Bottom Layer ca. 8 mil; innen sind es noch 
4 (6, weil PCB-Pool nicht dünner kann).
Und 90 Ohm (für USB) sind auf Aussenlagen 12 mil breit, und auf Inner 1 
oder 4 6 mil.

Stimmt das so nicht?

[Uwe N. (ex-aetzer)]

Nachtrag:

> ... hier "bietet" sich die "Inner Layer 3" (GND) ...

Herrschaftszeiten nochmal, gemeint war die "GND" Lage, "Inner Layer 3" 
gibt es in Tobias' Aufzählung nicht.
Die Namensvergebung ist aber auch etwas unordodox ;)

Schön, das heute Freitag ist.


Gruss Uwe

[Uwe N. (ex-aetzer)]

> wie jetzt - beim 6 Layer PCB soll man alle 4 Innenlagen mit Power Planes
> versehen? :o
> So wie ich das bisher kannte, macht man einen Layer als VCC, einen als
> GND, und hat dann Top, Bottom, Inner 1 und 2 zum routen. Ist das nicht
> gut so?

Nein, nicht wenn man Impedanzen hat. Wenn du die Innenlage 1 als 
Signallage benutzt, so fehlt dir für die Aussenlage der direkte 
Referenzbezug - also eine Fehlanpassung.

Gruss Uwe

[Uwe N. (ex-aetzer)]

Schau doch nochmal hier vorbei:

http://www.mikrocontroller.net/articles/Wellenwiderstand

Gruss Uwe

[Uwe N. (ex-aetzer)]

Hm, merke gerade, das bei diesem Link nix zum Thema "Impedanz versus 
Leiterplatte" steht.

Die Impedanz eines Signals auf der Platine ergibt sich grob gesagt aus:

1. Leiterzugbreite
2. Abstand zur Referenzlage (meist GND, zur Not geht auch Vcc)
3. der Dielektrizitätskonstante (Epsilon) d. FR4-Materials (bei 
Aussenlagen die Luft)
4. die Leiterbahnhöhe
5. bei diff.Signalen der Abstand der beiden zusammengehörigen Signale

Mit Hilfe eines sogennanten Impedanzsolvers (oder im Kopf ;) ) kann man 
hieraus die Impedanz ermitteln.

Gruss Uwe

[Reinhard Kern (Gast)]

Uwe N. schrieb:
> Nein, nicht wenn man Impedanzen hat. Wenn du die Innenlage 1 als
> Signallage benutzt, so fehlt dir für die Aussenlage der direkte
> Referenzbezug - also eine Fehlanpassung.

Hallo,

das stimmt so nicht ganz - die Aussenlage hat bloss einen grösseren 
Abstand und ist ein Microstrip (gibt recht breite Leitungen), die 
nächste Lage ist näher dran an GND und ist Emdedded Microstrip. Man kann 
so routen, wenn man drauf achtet, dass sich Leitungen der beiden Lagen 
nur kreuzen und nicht parallel laufen und dass die auf der 2. Lage nicht 
zu dicht liegen. Optimal ist es aber nicht, am besten funktioniert es 
noch, wenn man die Hispeed-Leitungen auf der 2. (embedded) Lage verlegt 
und aussen die unkritischen Leitungen. Ist nicht nur Theorie sondern 
auch praktisch erprobt, vielleicht nicht grade was für Anfänger wegen 
der Wechselwirkungen zwischen den Lagen 1 und 2. Über die sagt ein 
2D-Solver nix.

Gruss Reinhard

[Uwe N. (ex-aetzer)]

Hallo Reinhard,

du hast zwar recht, aber wenn das auch noch beachtet werden soll, wird 
das Layout nicht einfacher, deshalb hab ich das aus der Rechnung 
gestrichen.
Und die Leitungen würden derartig breit werden (im Bezug zu dem 
gezeigten PCB Pool Aufbau), das man dies nicht mehr sinnvoll routen 
kann.

Gruss Uwe

[Stefan Salewski (Gast)]

>ich möchte von einer besonderen Platine ein impedanzkontrolliertes
>Layout erstellen.

Ich auch, und ich hatte mich auch gewundert, dass bei vielen deutschen 
Herstellern der Abstand der äußeren Lagen zu den inneren recht groß ist.

Bei PCBCart ist das wohl besser, die schrieben mir:

>Regarding to your question, please see follows:
>Trace width: 8.5mil, 1oz copper, 0.12/1.13/0.12 for 50ohm impedance.
>Best regards
>Hu

Nicht gerade geschwätzig, aber das heißt wohl, wenn ich auf Layer2 und 
Layer3 GND und Power Planes habe, dann haben Traces mit 8.5mil auf den 
Aussenlagen 50 Ohm. Also ab nach China...

[Tobias P. (hubertus)]

Also, siehe Anhang. So stelle ich mir das vor. Passt es so vielleicht? 
Ergibt so auf dem Toplayer nun ein bisschen weniger breite Bahnen, da 
der Abstand zum Plane kleiner ist; Ausserdem habe ich jetzt zwischen den 
Signalen GND bzw. VCC als "Abschirmung".
So komme ich auf dem Toplayer immernoch auf ca. 8 mil für 100 Ohm; 50 
Ohm ist immernoch hässlich, aber geht halt nicht anders...

[Tobias P. (hubertus)]

Sorry, falsches Bild hochgeladen vorhin. Das ist das richtige.

[Stefan Salewski (Gast)]

>Passt es so vielleicht?

Verstehe ich nicht ganz, ist das nun 4 oder 6 Layer?

Und denk dran: Wenn du die innere Power-Plane als Referenz für die 50 
Ohm Traces auf der Außenlage verwenden willst, dann sollte die 
Power-Plane wirklich ununterbrochen sein. (Damit hatte ich zu 
kämpfen...)

[Tobias P. (hubertus)]

Hi Stefan,
das ist 6 Layer.
Wie du siehst, hat es einen Top Layer, eine Internal Plane 1 (GND), dann 
zwei innere Layer, auf denen Signale geroutet werden können; 
anschliessend wieder eine Internal Plane (diesmal mit VCC) und dann den 
Bottom Layer.
Die GND-Plane ist natürlich vollständig durchgehend, sie wird nur von 
Vias durchbrochen, die vom Top auf den Bottom gehen.

Gruss

[Stefan Salewski (Gast)]

>Hi Stefan,
>das ist 6 Layer.

OK, dann vergiss meinen letzten Beitrag. Ich hatte nur Dein erstes 
Posting gelesen (und Falks Antwort), da stand etwas von 4 Lagen, daher 
war ich irritiert.

[Uwe N. (ex-aetzer)]

Ja, das macht einen guten Eindruck. Ich denke, das sollte funktionieren.

Ist deine Schaltung tatsächlich so umfangreich das du 4 Signallagen 
benötigst ? Gut möglich, das zum Schluss des Routings diese beiden Lagen 
recht leer sind. Klar, die kann man mit Cu füllen ....
Ich empfehle das Routing erstmal mit 4 Lagen zu beginnen, 2 Lagen 
nachträglich einfügen ist kein Problem.

Fröhliches Routing
Uwe

[Tobias P. (hubertus)]

Hi Uwe,
leider ja - mein Design beinhaltet einen 32 Bit Prozessor (Prozessor, 
nicht Controller!), an dessen externem Bus diverse Bausteine ran müssen, 
sowie FPGAs. Und Impedanzkontrolliert will ich es grade wegen der FPGAs, 
da diese sehr schnelle I/Os haben...

[Stefan Salewski (Gast)]

>Ich empfehle das Routing erstmal mit 4 Lagen zu beginnen, 2 Lagen
>nachträglich einfügen ist kein Problem.

>Fröhliches Routing
>Uwe

Da kann ich nicht wirklich zustimmen.

4 oder 6-lagig ist schon ein RIESIGER Unterschied, da ist oft das ganze 
Konzept anders. Mein DSO-board habe ich ja mit viel Mühe auf 4 Lagen 
gezwungen -- bei 6 Lagen sähe es völlig anders aus.

[Uwe N. (ex-aetzer)]

@ Tobias,

> ...mein Design beinhaltet einen 32 Bit Prozessor (Prozessor,
> nicht Controller!), an dessen externem Bus diverse Bausteine ran müssen,
> sowie FPGAs. Und Impedanzkontrolliert will ich es grade wegen der FPGAs,
> da diese sehr schnelle I/Os haben...

Alles klar, dann sind die 4 Sig.Lagen durchaus angemessen ! Allerdings 
muss ich jetzt schon wieder eine ähnliche Frage stellen:
Kommst du tatsächlich mit einer Vcc-Lage aus ? FPGA's haben gerne 2, 3 
oder noch mehr verschiedene Spannungsschienen die versorgt werden 
wollen.
Das in einer Plane hinzubekommen kann eine recht knifflige Angelegenheit 
werden.

@ Stefan,

> Da kann ich nicht wirklich zustimmen.
Bis vor kurzen kannten wir die Komplexität Tobias' Aufgabe ja auch 
nicht.

> 4 oder 6-lagig ist schon ein RIESIGER Unterschied, ...
jawohl, das stimmt

> ... da ist oft das ganze Konzept anders.
auch richtig. Trotzdem ist es schon erstaunlich, was man so in 4 Lagen 
entflechten kann. Man ist schnell dabei, einfach mal ein paar Lagen mehr 
zu nehmen - aber das kann ja jeder ;)

> Mein DSO-board habe ich ja mit viel Mühe auf 4 Lagen gezwungen ...

Siehst du, geht doch. Mit viel Mühe auf 4 Lagen zu routen ist besser als 
Platz und Geld mit einem überdimensionierten 6 Lagen Aufbau zu 
verschwenden.

> -- bei 6 Lagen sähe es völlig anders aus.
Ja, teilweise leere Layer ;)

Gruss Uwe

[Tobias P. (hubertus)]

Hi Uwe,
die FPGAs benötigen einmal 1.2 Volt und einmal 3.3 Volt. Da VCC bei mir 
eh 3.3 Volt ist, passt das; dann werde ich nämlich für die 1.8 Vol eine 
sogenannte Split-Plane machen: Unter dem FPGA wird auf dem VCC-Layer 
eine relativ kleine, rechteckige Fläche platziert, welche diese 1.8 Volt 
führt. Das sollte gehen; man muss dann halt einfach darauf achten, dass 
man da nirgens Komponenten platziert, welche wieder 3.3 Volt benötigen.
Und glücklicherweise ist man ja beim FPGA relativ frei, bei der Wahl der 
Pinbelegung, deshalb kann man das dann auch so einrichten, dass keine 
wichtigen Signale über diese Split-Plane geführt werden müssen.

[Uwe N. (ex-aetzer)]

Hallo Tobias,

ich beneide dich: 2 Spannungsschienen für deine FPGAs ! Mein letztes 
FPGA hatte mehr als 6: VccIO, VccCore, VccRAM, VccPLL, VccLogic, VccOTG, 
...

Ich "durfte" aber allein für Vcc 3 Lagen verwenden, dazu natürlich die 
entsprechenden GND Planes.

Schönes Wochenende !
Gruss Uwe

[Tobias P. (hubertus)]

Hi Uwe,
joa, dein Projekt war dann wohl noch ein bisschen komplexer :-)
Aber würdest du auch sagen, dass es so passt, mit der Split Plane oder? 
Ich habe das testweise schon mal gemacht auf einer Leiterplatte, da war 
aber kein Hghspeed Signal drauf und kein FPGA, von daher mangelt es mir 
noch etwas an Erfahrung bezüglich dieser Split-Planes. Aber 
grundsätzlich erachte ich diese als nicht so kritisch, insbesondere 
deswegen, weil ja nicht GND, sondern VCC aufgetrennt wird (und VCC ist 
ja meist weniger 'heikel' als GND).
Alles in allem möchte ich bei 6 Lagen bleiben; 4 hätten mir besser 
gefallen, aber das ergibt erstens hässlich breite Bahnen und 
andererseits wird es Platzmässig wohl nicht so dolle reichen (Oberseite 
der LP ist schon fast vollständig mit Pads vollgepflastert - da bleibt 
nur eines übrig: Direkt mit nem Via auf einen anderen Layer wechseln; 
auf der Oberseite wird sich so gut wie gar nichts routen lassen :-/

Ebenfalls schönes Wochenende, und prost (ich geh' jetzt mein Bier 
trinken mit den Kollegen ;-)).

Gruss
     Tobias

[Reinhard Kern (Gast)]

Hallo,

um Missverständnisse mit dem LP-Hersteller zu vermeiden:

1. Es geht natürlich nicht um das Layout, sondern um 
"Impedanzkontrollierte Fertigung" der Leiterplatten.

2. Darunter versteht man, dass der Hersteller die tatsächlich erreichten 
Impedanzen innerhalb eines bestimmten Fehlerintervalls garantiert(!). 
Man erhält dann zu jeder(!) LP einen Protokoll-Ausdruck mit den 
gemessenen Werten. Das ist für eine Pool-Fertigung normalerweise nicht 
machbar, weil z.B. der Lagenaufbau exakt nach der Auslegung der 
jeweiligen LP erfolgen muss. Ausserdem wird der LP-Hersteller vor der 
Fertigung selbst nachrechnen und Lagenaufbau oder auch Leiterbahnbreite 
nach den speziellen Fertigungsbedingungen korrigieren.

3. Die Ausrüstung ist ein bisschen teuer, soweit ich weiss derzeit bei 
Polar Instruments ca 27 kEUR. Der Preis für impedanzkontrollierte LP 
dürfte daher die meisten Bastlertetats überschreiten, bei 
professioneller Messtechnik kann das aber unumgänglich notwendig sein.

Um klar zu unterscheiden: Bestellung mit Impedanzkontrolle ist mit der 
beschriebenen Garantie, das kann nicht jeder LP-Hersteller. Ohne 
Kontrolle heisst, den LP-Hersteller braucht die Frage der Impedanz 
überhaupt nicht zu interessieren, er hat sich bloss an den Lagenaufbau 
zu halten, alles andere liegt beim Layouter. Das ergibt sicher grössere 
Abweichungen, und es kann schliesslich auch ganz falsch sein, wenn der 
Layouter nicht richtig gerechnet hat, aber das ist dann eben sein 
Problem.

Gruss Reinhard

[Uwe N. (ex-aetzer)]

Hallo Tobias,

sorry für die späte Antwort, war ein etwas härteres Wochenende ...

> Aber würdest du auch sagen, dass es so passt, mit der Split Plane oder?

Ohne das Layout gesehen zu haben: aber ja. Pass beim setzen der Vias 
auf, das du dir keine Schlitze in die Powerlagen machst. Geht schnell, 
wenn man einen Bus verdrahtet und die Vias zu dicht anordnet.
Nachteil: du brauchst etwas mehr Platz dafür.


Gruss Uwe

[tw-elektric (Gast)]

Hallo Zusammen,
gebt doch einfach dem Leiterplattenhersteller die Abstände der einzelnen 
Lagen vor. Das Prepreg gibt es in den Dicken 50µ, 63µ, 100µ und 180µ.
Innenlagen sind in den Dicken 100µ, 150µ, 200µ, 300µ, 360µ, 410µ, 510µ, 
610µ, 710µ, 800µ, 930µ, 1000µ und 1200µ. Bei größeren Dicken werden dann 
2-Lagenmaterialien verwendet.

Gruß, tw-elektric

[Uwe N. (ex-aetzer)]

@ tw-elektrik,

> gebt doch einfach dem Leiterplattenhersteller die Abstände der einzelnen
> Lagen vor. ...

Was willst du uns damit sagen ?? Das machen wir hier doch: wir rechnen 
uns die nötigen Abstände aus und geben diese dem LP-Hersteller weiter.


> Innenlagen sind in den Dicken 100µ, 150µ, 200µ, 300µ, 360µ, 410µ, 510µ,
> 610µ, 710µ, 800µ, 930µ, 1000µ und 1200µ.

Innenlagen ? Du meinst Kerne ...

Gruss Uwe

[tw-elektric (Gast)]

Hallo,
es sollte nur die Antwort auf diesen Beitrag sein.

"Ich auch, und ich hatte mich auch gewundert, dass bei vielen deutschen
Herstellern der Abstand der äußeren Lagen zu den inneren recht groß 
ist."

Ja, ich meinete Kerne, dieses wird aber unter dem Begriff "Innenlagen" 
beim Fr4-Hersteller verwendet.

Gruss tw-elektric

[Uwe N. (ex-aetzer)]

Hallo tw-elektric,

> Ja, ich meinete Kerne, dieses wird aber unter dem Begriff "Innenlagen"
> beim Fr4-Hersteller verwendet.

Aha, finde ich allerdings verwirrend, da diese "Innenlagen" ebenso 
"Aussenlagen" sein können. D.h. wenn ich z.B. eine doppelseitige Platine 
habe, wird diese aus "Innenlagen" hergestellt ?? Seltsam.

Gruss Uwe

[Tobias P. (hubertus)]

Hi tw-elektric,
tja, ich würde sehr gerne meine Leiterplatten bei tw-elektric fertigen 
lassen, da ich die Firma kenne (in der vorherigen Firma hatten wir so 
gut wie alles vom tw).
Leider kann man sich als privater Bastler die horrenden Kosten nicht 
leisten, weil man meist nur eine, zwei oder höchstens drei LPs benötigt 
- also kommt nur der PCB-Pool in frage, welcher die Wahl der 
Prepreg-Dicke definitiv nicht zulässt und einem nicht mal garantiert, 
dass der Lagenaufbau immer gleich ist.

[tw-elektric (Gast)]

Hallo Herr Plüss und alle Geschäftskundnen,

fragen Sie doch einfach an. Anfragen kostetn nichts. Wir bauen Ihnen die 
Multilayer nach wunsch. Und wenn es mal nicht geht können wir auch 
miteinader "schwätze".

www.tw-elektric.de

MfG
tw-elektric

[Tobias P. (hubertus)]

Hi tw,
wie gesagt - geschäftlich gerne, privat ist so eine 
Impedanzkontrollierte Leiterplatte mit 4 oder 6 Lagen wohl nicht 
wirklich bezahlbar.
Alleine die Initialkosten sprengen jeden Rahmen, spätestens dann, wenn 
die teurer sind als die Bauteile, die dann auf die LP kommen, lohnt es 
sich nicht mehr. Leider. Denn vieles lässt sich ja mittlerweile nur noch 
mit einer Leiterplatte lösen; z.B. QFPs und dergleichen.

[Reinhard Kern (Gast)]

Tobias Plüss schrieb:
> - also kommt nur der PCB-Pool in frage, welcher die Wahl der
> Prepreg-Dicke definitiv nicht zulässt und einem nicht mal garantiert,
> dass der Lagenaufbau immer gleich ist.

Die heissen ja auch nicht Pool, weil sie ein Schwimmbad in der Firma 
haben, sondern weil mehrere Aufträge gemeinsam produziert werden - also 
lässt sich kein individueller Lagenaufbau berücksichtigen.

@ tw-elektric

> Ja, ich meinete Kerne, dieses wird aber unter dem Begriff "Innenlagen"
> beim Fr4-Hersteller verwendet.

Das ist Unsinn, selbst wenn es tatsächlich so verwendet wird - es gibt 
Cores und Prepregs. Unabhängig davon hat eine LP 2 Aussenlagen und 
möglicherweise einige Innenlagen, aber die sind aus Cu!

Im Layerstack müsste daher stehen:
Aussenlage L1
Prepreg 1
Innenlage L2
Core 1
Innenlage L3
usw.

Gruss Reinhard

[tw-elektric (Gast)]

Guten Morgen Zusammen,

hier ist ein Multilayeraufbau wie Ihn der Leiterplattenhersteller 
anwendet. Diese Technik wird seit der Erfindung des Multilayers so 
praktiziert.

Gruß
tw-elektric

[Tobias P. (hubertus)]

Hi tw-elektric,
mach doch mal ein günstiges Angebot für 4 Lagen Multilayer. Ich bräuchte 
2 Stück, min. Abstand 6 mil, min. Leiterbahnbreite 6 mil, circa 400 
Bohrungen (incl. Vias), kleinster Bohrdurchmesser 0.3mm, Anzahl 
Bohrdurchmesser circa 5.
Ich denke es gäbe hier noch einige andere Leute, die an sowas 
interessiert sein könnten. Wie gesagt: PCB-Pool ist halt teuer, aber bei 
einem professionellen Hersteller wie tw wird es wohl - leider - noch 
teurer sein.

[Erik (Gast)]

Hallo zusammen,
Tobias Plüss du hast geschrieben, dass wegen der Kosten nur Pcb-pool in 
Frage kommt. Das stimmt so nicht, auch M&V oder
http://www.eurocircuits.de/ machen die dir Leiterplatten zu einem 
bezahlbaren Preis. Und vom Service her sind die auch nicht schlechter.

Gruss Erik

[tw-elektric (Gast)]

Hallo,

wir wollen unsere Angebote nicht einfach wie die "Pools" 
veröffentlichen.

Bei Anfragen bitte mich unter [e-mail] oder 
[e-mail] anmailen.


Mit freundlichen Grüßen

Andreas Müller

[e-mail]

tw-elektric
Horst Müller GmbH & Co.KG
Reibschental 45/1
78120 Furtwangen-Rohrbach

Tel: [phone]
Fax: [phone]

www.tw-elektric.de
_________________________________________

Komplementäre:
tw-elektric Horst Müller GmbH
Andreas Müller
Geschäftsführer:
Horst Müller
Registergericht Freiburg HRA 610895
UST.-IDNR: DE241329720
Steuer-Nr:04077/18400

[Erik (Gast)]

Hallo Tobias,
mit den oben gehannten Angaben kannst du doch sehr gut online die Preise 
vergleichen. Wer oder was hindert dichdaran?

gruss Erik