AVR: avr-libc, eeprom Zugriffsgeschwindigkeit

[Gast (Gast)]

Hat sich jemand mal angesehen, wieviel länger der Lesezugriff auf ein 
Byte im EEPROM im Vergleich zum Zugriff aufs RAM dauert?
Ich habe im Datenblatt gefunden, dass auf jeden Fall 4 Zyklen Pause ist, 
aber was "kosten" die Routinen aus der AVR Bibliothek?

[Timmo H. (masterfx)]

Einfach mal ein Blick in die Quellen werfen:

/* uint8_t eeprom_read_byte (uint8_t EEMEM *addr);
 */

#define ret_lo  r24
#define  ret_hi  r25

ENTRY  eeprom_read_byte

#if  __AVR_XMEGA__  /* --------------------------------------------  */

  rcall  eeprom_mapen
  ld  ret_lo, Z
  clr  ret_hi
  ret

ENTRY  eeprom_mapen

  ; Load base address of NVM.
  ldi  ZL, lo8(NVM_BASE)
  ldi  ZH, hi8(NVM_BASE)

  ; Wait until NVM is not busy.
1:  ldd  r19, Z + NVM_STATUS - NVM_BASE
  sbrc  r19, NVM_NVMBUSY_bp
  rjmp  1b

  ; Enable EEPROM mapping into data space.
  ldd  r19, Z + NVM_CTRLB - NVM_BASE
  ori  r19, NVM_EEMAPEN_bm
  std  Z + NVM_CTRLB - NVM_BASE, r19

  ; Load Z with correct EEPROM address to read from data space.
  movw  ZL, addr_lo
  subi  ZL, lo8(-MAPPED_EEPROM_START)
  sbci  ZH, hi8(-MAPPED_EEPROM_START)

  ret

#else      /* --------------------------------------------  */

1:  sbic  _SFR_IO_ADDR (EECR), EEWE
  rjmp  1b
# ifdef   EEARH
#  if    E2END > 0xFF
  out  _SFR_IO_ADDR (EEARH), addr_hi
#  else
  ; This is for chips like ATmega48: the EEAR8 bit must be cleaned.
  out  _SFR_IO_ADDR (EEARH), __zero_reg__
#  endif
# endif
  out  _SFR_IO_ADDR (EEARL), addr_lo
  sbi  _SFR_IO_ADDR (EECR), EERE
  clr  ret_hi
  in  ret_lo, _SFR_IO_ADDR (EEDR)
  ret

#endif      /* --------------------------------------------  */

ENDFUNC

[Gast (Gast)]

http://www.nongnu.org/avr-libc/user-manual/group__avr__eeprom.html
Nicht viel Info:
Beitrag "Geschwindigkeit von EEPROM Operationen"

Vllt. hat ja jemand Lust mal die Takte zu zählen, die 
eeprom_read_byte(const uint8_t *__p) braucht? :-)

[Gast (Gast)]

Ach ja, das ist ja schon alles ASM. Ich habe keinen XMEGA aber 4k 
EEPROM, also EEARH. Damit sieht es wohl so aus:

#define ret_lo  r24
#define  ret_hi  r25

ENTRY  eeprom_read_byte
1:  sbic  _SFR_IO_ADDR (EECR), EEWE
  rjmp  1b

#  if    E2END > 0xFF
  out  _SFR_IO_ADDR (EEARH), addr_hi
#  else
  ; This is for chips like ATmega48: the EEAR8 bit must be cleaned.
  out  _SFR_IO_ADDR (EEARH), __zero_reg__
#  endif

  out  _SFR_IO_ADDR (EEARL), addr_lo
  sbi  _SFR_IO_ADDR (EECR), EERE
  clr  ret_hi
  in  ret_lo, _SFR_IO_ADDR (EEDR)
  ret

ENDFUNC

also vermutlich:

sbic
rjmp
out
out
sbi
clr
in
ret

Was macht das?

[Gast (Gast)]

sbic  1..3
rjmp  2
out   1
out   1
sbi   2
clr   1
in    1
ret   4
--------
   13..15 (+ 4 pause?)

Also bei 16 MHz 0,875 µs