Review Schaltplan (Schachcomputer AVR-Max)

[John (Gast)]

Hallo, die Herren!

Weihnachten steht ja bald vor der Tür und zu diesem Anlass soll es 
dieses Jahr einen Schachcomputer auf Grundlage des Elektor 
AVR-Max-Schachzwerg geben.
Im Gegensatz zu diesem soll aber ein reales Schachbrett für Zugein- und 
-ausgabe angesteuert werden.

Die Zugdarstellung ist über hinterleuchtete Acrylglasfelder (Duo-LED) 
und die Eingabe über Reedkontakte geplant.

Desweiteren sind für Speichern, Laden, etc. eine sekundäre Anzeige über 
7-Segment-Display und Panasonic Drehgeber vorhanden.

Das Firmware-Update soll über USB Bootloader (BootLoadHID) erfolgen.

Ich möchte Euch nun bitten, noch einmal kurz über den angehängten 
Schaltplan drüberzuschauen, bevor ich mit der ganzen Bastelei anfange...

Vielen Dank!

MfG,
John

[Karl H. (kbuchegg)]

C7 ... der Blockkondensator.

Du solltest jedem Vcc/GND Pärchen einen eigenen 100nF Kondensator 
spendieren. In diesem Fall gilt "Einer für Alle" nicht.

Also. Je ein 100nF  zwischen Pin   5 -  6
                                  17 - 18
                                  27 - 28
                                  38 - 39

(möglichst nah ans Gehäuse und möglichst so, dass die Vcc/GND Leitungen 
die in den Pins münden zuerst den Kondensator treffen und erst dann zum 
Gehäuse weitergehen.

[John (Gast)]

Ich weiß, schwer zu erkennen..aber ganz unten C8 bis C12, oder ?

[John (Gast)]

> Du solltest jedem Vcc/GND Pärchen einen eigenen 100nF Kondensator
> spendieren. In diesem Fall gilt "Einer für Alle" nicht.
>
> Also. Je ein 100nF  zwischen Pin   5 -  6
>                                   17 - 18
>                                   27 - 28
>                                   38 - 39

Entschuldige, am ATmega...alles klar ;)

[Karl H. (kbuchegg)]

John schrieb:
> Ich weiß, schwer zu erkennen..aber ganz unten C8 bis C12, oder ?

Ich kann zwar die dort angegebenen IC_Bezeichnungen nicht lesen, aber 
die Pinnummer stimmen nicht.
Ausserdem: Warum sollte C7 beim Prozessor sein und die anderen nicht?

[Karl H. (kbuchegg)]

Ich will es dir ja nicht ausreden. Aber für ein Gerät, welches über USB 
seine Updates bekommt, hast du ziemlich viele Schnittstellen drauf (ISP, 
JTAG, USB). JTAG würde ich vielleicht noch verstehen, aber wenn du einen 
Bootloader im Gerät hast, wozu dann noch ISP?
Da würde ich zusehen, dass ich den Bootloader auf einer anderen Platine 
in den µC brenne, die Fuses einstelle und dann kommt der auf die 
Schach-Platine. Oder für die Erstprogrammierung den ISP Programmer mit 
kurzfristig hergestellten Verbindungen auf der Schach-Platine 
einbringen.

[John (Gast)]

Da hast Du Recht, der ISP-Header ist nur für die erstmalige 
Programmierung des Bootloaders vorhanden. Der Aufbau soll allerdings 
gleich in SMD erfolgen, weswegen ich diesen erst auf der Schach-Platine 
programmieren kann.

Die JTAG-Schnittstelle ist eher als "Spielerei" für mich zu sehen, da 
ich gerne mal den Boundary Scan des USB AVR-Lab testen will.

[Karl H. (kbuchegg)]

John schrieb:
> Da hast Du Recht, der ISP-Header ist nur für die erstmalige
> Programmierung des Bootloaders vorhanden. Der Aufbau soll allerdings
> gleich in SMD erfolgen, weswegen ich diesen erst auf der Schach-Platine
> programmieren kann.

Wobei.
Habe den Schaltplan nochmal studiert. Die ISP Anschlüsse am Proz liegen 
günstig. Bei Mega8 / 16 hat man meistens (also ich hab meistens) das 
Problem, dass zwar MISO/MOSI/SCK schön zum ISP-Header geführt werden 
können, aber RESET verbaut mir den halben Anschlussraum rund um dem Chip 
(ich baue einseitige Platinen). Drum verzichte ich auch gerne auf einen 
ISP-Anschluss, wenn ich einen Bootloader habe. Zur Not kommen da ein 
paar wilde ISP Drähte für 10 Minuten an den Chip.

[Gast (Gast)]

AVCC brauch Spannung!

AVCC is the supply voltage pin for Port A and the Analog-to-digital 
Converter. It should be externally connected to VCC, even if the ADC is 
not used. If the ADC is used, it should be connected to VCC through a 
low-pass filter.

[Gast (Gast)]

JTAG ist ganz falsch beschaltet.

[John (Gast)]

Karl heinz Buchegger schrieb:
> Habe den Schaltplan nochmal studiert. Die ISP Anschlüsse am Proz liegen
günstig.

Ja, günstig liegen sie in der Tat. Ich muss dann beim Routen schauen, ob 
sie lästig werden und evtl. doch eine Freiverdrahtung benötige.

Gast schrieb:
> AVCC brauch Spannung!

Stimmt...eben nochmal nachgeschaut, danke!

Gast schreb:
> JTAG ist ganz falsch beschaltet.

...und wie wär's richtig? Bezüglich TRST hab ich leider nichts weiter 
gefunden .

[Gast (Gast)]

JTAG:
http://support.atmel.no/knowledgebase/avrstudiohelp/mergedProjects/JTAGICEmkII/mkII/JTAGICEmkII.htm

JTAGICE mkII User's Guide
    Connecting to the target through the JTAG Interface

http://support.atmel.no/knowledgebase/avrstudiohelp/mergedProjects/AVRDragon/AVRDragon.htm

[John (Gast)]

Danke! Aber wenn ich der Pinbelegung des AVR-Labs folge, sollte das 
eigentlich wie oben korrekt sein:

http://wiki.ullihome.de/index.php/USBAVR-ISP-Firmwares/JTAGICEmkII/de

Die internen Pullups im Interface sollten eigentlich reichen...