Für eine relativ unkritische Anwendung bräuchte ich einen 6bit-Zähler, der seinen Wert auch ohne Spannungsversorgung über mehrere Tage beibehält. Dazu habe ich mich der Einfachheit halber entschieden, zwei MOS 40193-Bausteine zu verwenden und diese mittels GoldCap zu versorgen. Das müsste soweit richtig gut funktionieren, da die Ausgänge nicht belastet sind. Die Zähler sind nämlich CPLD-Peripherie; ich habe die Hoffnung, dass dieser einfache externe Zähler weniger Strom benötigt als ein CPLD und somit die Cap länger hält. Die Versorgungsspannung (im Plan nicht dargestellt) beträgt 3,3V. Für die MÖSSe bleiben also noch 2,7V übrig. In einem Versuchsaufbau - das CPLD passt nicht aufs Brotbrett - habe ich an die Eingänge Entpreller mittels 74HC14 geklemmt (auch nicht dargestellt). Diese werden jetzt natürlich mit 3,3V versorgt und hängen nicht am CAP. An den Ausgängen liegen probehalber LEDs mit 62-Ohm Vorwiderständen. Jetzt also der seltsame Teil: Wenn der Entpreller dran hängt, dann springt der Zähler beim Abschalten des Labornetzteils 1-3 Schritte weiter (abhängig von Ladezustand des Caps und eingestellter Versorgungsspannung). Wenn man das netzteil allerdings laufen lässt und nur den Bananenstecker aus dem Versorgungssockel des Brotbretts zieht, funktioniert alles einwandfrei (Zähler behalten Wert bei). Nun also meine Frage: Wird das am Ende funktionieren, wenn 1. Die Versorgungsspannung von 3,3V (--> 2,7V am MOS) durch einen Linearregler statt einem Labornetzteil bereit gestellt wird? 2. Statt einem 74HC14-Entpreller ein CPLD im 3,3V Betrieb am up/down Eingang hängt, das natürlich beim Abschalten die 3,3V verliert?
Angehängte Dateien:
-
zaehler.png
4,8 KB
Hallo, wenn das CPLD Klemmdioden an den Eingängen hat, schliesst es bei Stromausfall Hi-Ausgänge der Zähler kurz (was alle möglichen Folgen haben kann, das mindeste ist eine schnelle Entladung des GoldCap). Gruss Reinhard
danke für den Hinweis. Aber gegen die Klemmdioden könnte man mit massiven Widerständen gegensteuern. 1-10 MOhm dürfte nicht viel schaden - der Zähler ist recht langsam (up/down-Taster für Benutzer). Die RAMlösung käme natürlich auch in Frage. Hätte auch diverse Vorteile. Da das mein erstes CPLD Projekt ist, wollte ich mich nicht so früh auf so viel Neuland wagen. Ein und Ausgänge spar ich mir damit auch nicht, da die Binärwerte ohnehin gebraucht werden. Und bei meinem Projekt sind die IOs echt der Flaschenhals. Oder mit schieberegister... grübel
Armin (Gast) @Datum: 08.12.2009 17:26 >der seinen Wert auch ohne Spannungsversorgung über mehrere Tage >beibehält. Dazu habe ich mich der Einfachheit halber entschieden, zwei >MOS 40193-Bausteine zu verwenden und diese mittels GoldCap zu versorgen. Kann man machen. >Hoffnung, dass dieser einfache externe Zähler weniger Strom benötigt als >ein CPLD und somit die Cap länger hält. Ist auch so, die Dinger ziehen nur ein paar nA. >Die Versorgungsspannung (im Plan nicht dargestellt) beträgt 3,3V. Für >die MÖSSe bleiben also noch 2,7V übrig. Hehe, hat wohl der Spamfilter gemotzt ;-) Nein, deine CMOS-Zähler kriegen fast 3,3V, weil bei ein paar nA die Diode keine 0,7V Spannungsabfall hat. Eine 4148 reicht hier dreimal. >An den Ausgängen liegen probehalber LEDs mit 62-Ohm Vorwiderständen. AUA! Wer soll die denn teiben? Die schwachen CMOS-Zähler? Niemals. >Jetzt also der seltsame Teil: >Wenn der Entpreller dran hängt, dann springt der Zähler beim Abschalten >des Labornetzteils 1-3 Schritte weiter (abhängig von Ladezustand des Häng die Schmitt-Trigger mit an die Goldcaps, sonst wird das Quark. Die brauchen keinen nennenswerten Strom. >Nun also meine Frage: Wird das am Ende funktionieren, wenn >1. Die Versorgungsspannung von 3,3V (--> 2,7V am MOS) durch einen >Linearregler statt einem Labornetzteil bereit gestellt wird? Sicher. >2. Statt einem 74HC14-Entpreller ein CPLD im 3,3V Betrieb am up/down >Eingang hängt, das natürlich beim Abschalten die 3,3V verliert? Nein, denn dein CPLD wird dann parasitär über die 1K Widerstände mit Spannung versorgt. Siehe Pegelwandler. @ Armin (Gast) >Aber gegen die Klemmdioden könnte man mit massiven Widerständen >gegensteuern. 1-10 MOhm dürfte nicht viel schaden - der Zähler ist recht >langsam (up/down-Taster für Benutzer). Zwischen Zähler und CPLD ja, aber in die Takteingänge rein, nein! Einfach und sauber sind Pegelwandler. Für diesen speziellen Fall ein Tristate-Treiber ala 74HC125. Wenn der CPLD aus ist, wird per Pull-Down der Ausgang auf Tristate geschaltet und alles ist OK. Keine 10M Widerstände nötig, und dennoch volle Geschwindigkeit und sehr wenig Stromaufnahme. MfG Falk
Falk Brunner schrieb: > Einfach und sauber sind Pegelwandler. Für diesen speziellen Fall ein > Tristate-Treiber ala 74HC125. 74HC126 - der '125 hat active low enables. Bin aber nicht sicher, was in der Übergangsphase passiert, also während die Hauptspannung runterrutscht, der '126 aber noch aufsteuert. Ein '4050 zwischendrin, von der Hauptspannung versorgt, sollte es jedoch auch tun, der hat keine Ableitdioden gegen Vcc.
also an der 1N4004 fallen bei 20µA ca. 0,45V ab (macht 2,85V am Zähler). Ohne Datenblatt; gerade gemessen. Das könnte aber mit einer 4148 natürlich besser aussehen. LEDs treiben ist rein optisch kein Problem. Die Anordnung funktioniert in dem Rahmen einwandfrei. Sind bei der Spannung ja auch nur ca 20mA. Die Trigger brauchen in der Messung tatsächlich wenig Strom. Am Ende hängt aber an dieser Stelle das CPLD auf 3,3V-Pegel, also macht es keinen Sinn, die Situation jetzt damit zu beschönigen, dass ich sie ans CAP packe. Hier hat mir das Stichwort "parasitäre Versorgung" weitergeholfen. Danke. Also einfach die beiden zähler inputs buffern und dann muss ich mir keine Gedanken mehr über Parasiten machen? Und wenn ich die 6bits der Zählerausgänge buffere, fällt das Problem mit den Klemmdioden weg? Wohl kaum, oder? Dafür also 1MOhm? Die 4050 natürlich mit an die CAP-Versorgungsleitung, oder? Da wähle ich natürlich einen MOS4050, denn die HC4050 liefern ja wieder Strom aus den Eingängen? Wäre damit auch das angesprochene Problem des "Übergangsbereiches" geklärt? Wenn die Stromversorgung ausgeht, sinkt die CPLD-Spannung (und die der nicht gecappten ICs) am Buffereingang langsam von 3,3V auf 0V ab. Die Gefahr besteht, dass die Zähler munter loswerkeln.
Armin schrieb: > Wäre damit auch das angesprochene Problem des "Übergangsbereiches" > geklärt? Wenn die Stromversorgung ausgeht, sinkt die CPLD-Spannung (und > die der nicht gecappten ICs) am Buffereingang langsam von 3,3V auf 0V > ab. Die Gefahr besteht, dass die Zähler munter loswerkeln. In der Tat. Dagegen gibt es Supervisor-ICs, die bei Unterspannung ein sicheres Reset oder Enable erzeugen und/oder den Write-Eingang oder CE-Eingang von RAMs abtrennen. Da solche Schaltungen von 0 V an sicher funktionieren müssen, ist das Selberbasteln nicht so trivial wie es aussieht. Gruss Reinhard
evtl. eine germaniumdiode nehmen, die dürfte nur um 0.2V flußspannung haben.
Hallo, verwende doch ein kleines 8-Pin-FRAM, da schreibst du den Zählerwert regelmäßig rein und gut ist.Die haben die unterspannungserkennung schon eingebaut.
Armin schrieb: > Die 4050 natürlich mit an die CAP-Versorgungsleitung, oder? Natürlich nicht, sonst entsteht an deren Ausgängen ja das gleiche Problem. Nein, der 4050 muss an die Versorgung vom CPLD, weil er sich anders als das CPLD nicht dran stört, wenn der Eingang weit über Vcc liegt. Der darf also abgeschaltet werden, auch wenn Spannung am Eingang liegt. > Da wähle ich natürlich einen MOS4050, denn die HC4050 liefern ja wieder > Strom aus den Eingängen? Geht beides. Auch ein CD4050 würde Strom liefern, wenngleich aufgrund der schwächeren Treiber deutlich weniger als ein 74HC4050. Es geht nicht um deren Ausgänge, sondern um deren Eingänge, und die sind bei beiden Typen ähnlich aufgebaut und funktional vergleichbar. > Wäre damit auch das angesprochene Problem des "Übergangsbereiches" > geklärt? Wenn die Stromversorgung ausgeht, sinkt die CPLD-Spannung (und > die der nicht gecappten ICs) am Buffereingang langsam von 3,3V auf 0V > ab. Die Gefahr besteht, dass die Zähler munter loswerkeln. Ich habe bisher nur die Ausgänge der Zähler betrachtet. Für den Rest müsste mal die Gesamtschaltung sichtbar werden.
> Ich habe bisher nur die Ausgänge der Zähler betrachtet. Für den Rest > müsste mal die Gesamtschaltung sichtbar werden. achsooo. Dann macht deine Spannungsangabe mit 3,3V natürlich sinn. Ich dachte, es ging dir um die Eingänge. Zwecks der Gesamtschaltung habe ich mal eben das CPLD und die Ausgangsuffer mit reingefrickelt. Die Buffer hängen jetzt nicht am Cap. Zur Wiederholung: Damit wird also verhindert, dass Strom aus der Zählerversorgung in das CPLD fließt?? Das erlaubt dann hohe Geschwindigkeiten, die ich eigentlich nicht brauche und ist deshalb besser als 1MOhm Strombegrenzung. Muss ich mir überlegen, welche Lösung günstiger ist; im Moment erscheint mir ein Widerstandsnetzwerk (1MOhm) noch unkritischer, dafür produziert es Größenordnung bis zu 3µA pro High-pin. Bleibt die kritischere Stelle: Eingänge der Zähler. Laut Reinhard brauche ich hierfür also so einen Supervisor-IC? Einen Reset möchte ich allerdings nicht haben. Schafft ein zusätzliches NAND vielleicht schon Abhilfe? Oder alternativ bräuchte es zwischen up/down und CPLD eine Schaltung - vom CAP versorgt, die: - im Betrieb negative (und positive) Flanken sauber "durchlässt" - Wenn die Eingangsspannung "langsamer" abfällt, das nicht als Flanke registriert und stattdesen auf hi-level bleibt - keine parasitären Ströme aus dem eigenen Eingang ins CPLD abgibt. Da die Anzahl an Bauteilen gerade am Steigen ist (Das Zählerpaket wird 8x aufgebaut), möchte ich die mittlerweile zwei mal propagierte Lösung mit RAM nicht außer Acht lassen. z.B. bei Reichelt mal eben gesucht: HY6264A von einem CAP versorgt. Jetzt stellt sich mir die Frage, ob mein CPLD überhaupt in der Lage ist, von diesem Ding zu lesen und darauf zu schreiben. Immerhin müssten in der Startphase die Werte nacheinander gelesen werden. Da meine CPLD-Erfahrung auch beschränkt ist, weiß ich nicht, wie weit das Ding in der Lage ist, solche touringähnlichen Operationen, die an einen Mikroprozessor erinnern, auszuführen. Ich hatte ursprünglich ausschließlich vor, diskrete Logik darin aufzubauen. Vielleicht als kleine Info: Es werden keinerlei externen Taktquellen angeschlossen. Aber wenn es ohne Quarz geht, scheint der RAM auf jeden Fall die bessere Lösung zu sein!
Hat denn der CPLD wirklich was eiliges (wenige ns) zu machen? Sonst würde ich das ganze mit nem MC machen statt nem CPLD. Ein MC hat ADCs zur Unterspannungserkennung, Stromsparmodi bis <1µA und sogar nen EEPROM, d.h. es sollte auch ganz ohne Goldcap gehen. Peter
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.