mikrocontroller.net

Forum: Mikrocontroller und Digitale Elektronik Platinen aufeinanderlöten


Autor: Simon Budig (nomis)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo allerseits.

Ich habe hier ein kleines Projekt, das ich von der Größe her minimieren 
möchte und bin jetzt an dem Punkt, wo ich eigentlich nicht mehr um 
eine 4-lagige Platine drumrumkomme. Da ich allerdings Blind und/oder 
Buried Vias bräuchte würde die Fertigung der Platine zu teuer.

Nun habe ich überlegt - inspiriert von diversen 
Bluetooth/GPS/Whatever-Modulen - zwei zweiseitige Platinen (natürlich 
mit Stoplack) fertigen zu lassen und die manuell aufeinanderzulöten, 
d.h. man macht auf einer Seite runde Lötpads mit z.B. 2mm Durchmesser 
und auf der anderen Seite durchkontaktierte Löcher (Bohrradius z.B. 
1.5mm?), so dass man die anschließend aufeinanderlöten kann.

Hat jemand etwas derartiges schonmal gemacht und könnte mit 
Erfahrungswerten für die Pads und Löcher dienen? Oder hat jemand eine 
andere Idee (Aus ästhetischen Gründen sollte in nur eine der zwei 
Platinen Löcher drin sein müssen)?

Vielen Dank,
        Simon

Autor: Meister Eder (edson)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
>Hat jemand etwas derartiges schonmal gemacht und könnte mit
>Erfahrungswerten für die Pads und Löcher dienen?

Ausprobiert habe ich es nicht, aber der Lötstoplack wird ja 
sinnvollerweise über die Leiterbahnen gezogen, d.h. die Kupferflächen 
liegen tiefer als die Oberfläche des Lacks => die Lücke kannst du zwar 
mit Zinn füllen, ich würde das aber nicht als saubere Verbindung 
bezeichnen.

Grüße,
Edson

Autor: Simon Budig (nomis)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Meister Eder schrieb:
> [...] der Lötstoplack wird ja
> sinnvollerweise über die Leiterbahnen gezogen, d.h. die Kupferflächen
> liegen tiefer als die Oberfläche des Lacks => die Lücke kannst du zwar
> mit Zinn füllen, ich würde das aber nicht als saubere Verbindung
> bezeichnen.

Joah, ist das ein Problem? Eigentlich ist es doch bei allen 
Lötverbindungen so, dass die Leitfähigkeit nicht darauf beruht, dass das 
Lötzinn Bauteil und Platine "fest zusammendrückt", sondern eben darauf, 
dass das Lötzinn beide Kontaktflächen benetzt. Ich sehe irgendwie nicht, 
warum da ein Viertel-Millimeter (oder so) ein Problem darstellen sollte.

Letztlich hat man das gleiche Problem (Lötstoplack, der einen direkten 
Kontakt verhindert) auch bei den üblichen GPS/Bluetooth-Modulen. Oder 
täusche ich mich da?

Viele Grüße,
        Simon

Autor: Thomas Klima (rlyeh_drifter) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Simon Budig schrieb:
> Joah, ist das ein Problem? Eigentlich ist es doch bei allen
> Lötverbindungen so, dass die Leitfähigkeit nicht darauf beruht, dass das
> Lötzinn Bauteil und Platine "fest zusammendrückt", sondern eben darauf,
> dass das Lötzinn beide Kontaktflächen benetzt. Ich sehe irgendwie nicht,
> warum da ein Viertel-Millimeter (oder so) ein Problem darstellen sollte.

Kapillarwirkung in der Durchkontaktierung die das Benetzen behindert 
indem es das Lot nicht einfach bis zur nächsten PCB durchplatschen 
lässt? Flussmittel das zwischen den Platten ist und nicht mehr 
entweichen kann?

mir fällt da einiges ein, aber das müsst man wahrscheinlich 
ausprobieren.

Autor: Bensch (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Wie gross ist der Preisunterschied zwischen 2 doppelseitigen und einer 
Multilayer? Vergiss den Eiertanz.

Autor: Simon Budig (nomis)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Bensch schrieb:
> Wie gross ist der Preisunterschied zwischen 2 doppelseitigen und einer
> Multilayer? Vergiss den Eiertanz.

Öh, bei makepcb.com für 40 Stück 32mm x 40mm etwa Faktor 4? Und dabei 
habe ich immer noch nicht die Buried Vias, die ich eigentlich 
bräuchte...

(Hintergrund: auf einer Seite ist eine LED-Matrix, wenn ich die durch 
alle Lagen durchkontaktieren muss habe ich auf der Rückseite keinen 
Spielraum um den µC zu platzieren.)

Aber wenn jemand einen guten Vorschlag hat wo man günstig an 
4-Lagen-Platinen kommt ohne direkt ein Heidengeld loszuwerden? Das ist 
immer noch ein Hobbyprojekt...  :)

Viele Grüße,
        Simon

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Simon Budig schrieb:
> Und dabei habe ich immer noch nicht die Buried Vias, die ich eigentlich
> bräuchte...
Das glaube ich nicht, dass du sowas brauchst (das sind doch nur 4 
Lagen...). Ich denke eher, du solltest mal aktuelle Designrules 
verwenden. Da kannst du zwei Leiterbahnen zwischen zwei SOIC-Pins 
durchziehen.

> (Hintergrund: auf einer Seite ist eine LED-Matrix, wenn ich die durch
> alle Lagen durchkontaktieren muss habe ich auf der Rückseite keinen
> Spielraum um den µC zu platzieren.)
Da ist garantiert noch Platz. Lass dein Design doch mal sehen.

Autor: Simon Budig (nomis)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Simon Budig schrieb:
> Und dabei habe ich immer noch nicht die Buried Vias, die ich eigentlich
> bräuchte...

Sorry, ich brauche  Blind vias. Buried sind glaube ich nicht nötig.

Viele Grüße,
        Simon

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
> Sorry, ich brauche  Blind vias. Buried sind glaube ich nicht nötig.
Du brauchst wahrscheinlich weder noch. Ich bin sicher es geht ohne  :-o

Auf jeden Fall sind solche Sondereier immer teurer, als einfach mal die 
Designrules voll auszureizen.

Autor: Simon Budig (nomis)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Lothar Miller schrieb:
>> Sorry, ich brauche  Blind vias. Buried sind glaube ich nicht nötig.
> Du brauchst wahrscheinlich weder noch. Ich bin sicher es geht ohne  :-o

Ich will es nicht völlig ausschließen, aber es wird garantiert sehr 
lästig  :)

Ich habe mal ein Bild angehängt. Das Format der Platine (32x40mm) und 
die Anordnung der 0603-LEDs (18x8-Matrix im Raster 1.8mm x 3mm) sind 
fix.

Das ärgerliche ist nun, dass ich für die LED-Matrix einiges an Vias 
brauche und zwischen die Spalten der LEDs nur max. ein Via passt, dann 
aber keine Leiterbahn mehr vorbeigeht.

Ich gehe im Moment von min-drill 0.3mm, min-restring 0.15mm aus, 
Leiterbahnen sind im Moment noch 0.2mm, könnten auch 0.15mm werden, das 
sorgt allerdings noch nicht dafür, dass man zwischen den LED-spalten 
noch eine dritte Leiterbahn durchbringt.

In dem Layout habe ich mal skizziert, wie man Pads/Bohrungen ungefähr 
platzieren könnte um die "Platinen-aufeinanderlöt-Idee" zu realisieren. 
Mir ist klar, dass man noch etwas mehr "Via-armen" Platz schaffen kann, 
wenn man die Vias der zwei untersten Zeilen noch "hochzieht", also 
zwischen die höherliegenden LED-zeilen zieht.

Was das ganze noch etwas entzerren würde, wäre, wenn man die Vias sehr 
dicht neben die SMD-Pads platzieren würde, dann beschwert sich zwar per 
Default der DRC und ich weiß auch nicht, ob das evtl. Probleme beim 
Reflow-Löten macht, aber dann würde man Vias zwischen zwei vertikal 
übereinanderliegende LEDs bekommen.

Viele Grüße,
        Simon

Autor: Simon Budig (nomis)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Simon Budig schrieb:
> Ich habe mal ein Bild angehängt. Das Format der Platine (32x40mm) und
> die Anordnung der 0603-LEDs (18x8-Matrix im Raster 1.8mm x 3mm) sind
> fix.

Grgh. Hier ist das Bild.

Grüße,
        Simon

Autor: Simon Budig (nomis)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Simon Budig schrieb:
> Lothar Miller schrieb:
>>> Sorry, ich brauche  Blind vias. Buried sind glaube ich nicht nötig.
>> Du brauchst wahrscheinlich weder noch. Ich bin sicher es geht ohne  :-o
>
> Ich will es nicht völlig ausschließen, aber es wird garantiert sehr
> lästig  :)

Du hattest recht, es ging. Aber gerade so  :)

Und ja, es war lästig  :)

Vielen Dank fürs Treten.
        Simon

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.