AND-Verknüpfung

[SvenB (Gast)]

Hi Leute,

habe folgendes Problem:

signal a,b,c : std_logic;

type ty_ar is array (natural range <>) of std_logic;
signal d, e, f : ty_ar(1 downto 0);

begin


a <= (b and c) when rising_edge(clk);

-- Error message: No feasible entries for 'and'
d <= (e and f) when rising_edge(clk);

Wie bekommt man diese UND-Verknüpfung hin ?


vielen dank für eure hilfe.

[Thomas R. (Firma: abaxor engineering) (abaxor)]

Hallo Sven,

du musst die and Funktion überladen, so dass sie als Argumente ty_ar 
erwartet und einen ty_ar zurück gibt.

Thomas

[SvenB (Gast)]

Hallo Thomas,

danke für deine hilfe.

gruß,
Sven

[Jan M. (mueschel)]

Nebenbei bemerkt,

>a <= (b and c) when rising_edge(clk);

Dieses Konstrukt bewirkt sicher nicht das was du möchtest. a hat nur 
genau während der Flanke auf clk den Wert (b and c), zu allen anderen 
Zeiten ist es nicht definiert. Und die Flanke auf clk ist auch nur 
unendlich kurz...
Beim Synthetisieren bekommst du damit eine "warning: found latch" und in 
Hardware wird sich diese Zuweisung im Allgemeinen anders verhalten als 
in der Simulation.
Merke: Wenn du ein Flipflop beschreiben willst, dann brauchst du in VHDL 
einen Prozess der genau das macht, alle anderen Beschreibungen sind 
nicht für Hardware geeignet.

[SvenB (Gast)]

>Dieses Konstrukt bewirkt sicher nicht das was du möchtest. a hat nur
>genau während der Flanke auf clk den Wert (b and c), zu allen anderen
>Zeiten ist es nicht definiert. Und die Flanke auf clk ist auch nur
>unendlich kurz...


Quatsch comedy club!

a <= (b and c) when rising_edge(clk);


-- alternativ

process
wait until rising_edge(clk);

a <= b and c;
end process;

Beide Beschreibungen sind einwandfrei.

>Beim Synthetisieren bekommst du damit eine "warning: found latch"
Ja ? Schon ausprobiert?

[SvenB (Gast)]

>Merke: Wenn du ein Flipflop beschreiben willst, dann brauchst du in VHDL
>einen Prozess der genau das macht, alle anderen Beschreibungen sind
>nicht für Hardware geeignet.

Quatsch comedy club die 2.

[SvenB (Gast)]

siehe Anhang: Synthese mit SynplifyPro

[SvenB (Gast)]

dargestellt ist:

c <= (a and b) when rising_edge(clk);

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

> Beim Synthetisieren bekommst du damit eine "warning: found latch" und in
> Hardware wird sich diese Zuweisung im Allgemeinen anders verhalten als
> in der Simulation.
Nein, das wird kein Latch, sondern durch die steigende Flanke ein 
Register...

> Merke: Wenn du ein Flipflop beschreiben willst, dann brauchst du in VHDL
> einen Prozess der genau das macht, alle anderen Beschreibungen sind
> nicht für Hardware geeignet.
Die Synthese kann schon einiges erkennen, aber ich würde die 
Beschreibung auch als grenzwertig einstufen. Man könnte es sogar noch 
weiter treiben und ein Reset und ein Enable einführen:

    a <= '0' when b='1' else c and d when e='1' and rising_edge(clk);

Daraus macht die Synthese dann die erwartete Funktion (Anhang).

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Und falls jetzt noch jemand fragt: latürnich geht das auch mit einem 
Preset...

a <= '0' when r='1' else '1' when s='1' else b and c when e='1' and rising_edge(clk);

[SvenB (Gast)]

eigentlich ging es ja gar nicht um die Frage, wie man nebenläufig ein 
Register beschreibt...

[Jan M. (mueschel)]

SvenB schrieb:
>>Beim Synthetisieren bekommst du damit eine "warning: found latch"
> Ja ? Schon ausprobiert?

Ja, vor längerer Zeit. Inzwischen scheinen sowohl ISE als auch Synplify 
damit klarzukommen - ich würde aber definitiv bei den herkömmlichen 
Beschreibungen bleiben und nicht auf die (meistens ohnehin nicht 
vorhandene) Intelligenz der Tools vertrauen.