AND-Verknüpfung

Hallo Sven,

du musst die and Funktion überladen, so dass sie als Argumente ty_ar 
erwartet und einen ty_ar zurück gibt.

Thomas

Nebenbei bemerkt,

>a <= (b and c) when rising_edge(clk);

Dieses Konstrukt bewirkt sicher nicht das was du möchtest. a hat nur 
genau während der Flanke auf clk den Wert (b and c), zu allen anderen 
Zeiten ist es nicht definiert. Und die Flanke auf clk ist auch nur 
unendlich kurz...
Beim Synthetisieren bekommst du damit eine "warning: found latch" und in 
Hardware wird sich diese Zuweisung im Allgemeinen anders verhalten als 
in der Simulation.
Merke: Wenn du ein Flipflop beschreiben willst, dann brauchst du in VHDL 
einen Prozess der genau das macht, alle anderen Beschreibungen sind 
nicht für Hardware geeignet.

> Beim Synthetisieren bekommst du damit eine "warning: found latch" und in
> Hardware wird sich diese Zuweisung im Allgemeinen anders verhalten als
> in der Simulation.
Nein, das wird kein Latch, sondern durch die steigende Flanke ein 
Register...

> Merke: Wenn du ein Flipflop beschreiben willst, dann brauchst du in VHDL
> einen Prozess der genau das macht, alle anderen Beschreibungen sind
> nicht für Hardware geeignet.
Die Synthese kann schon einiges erkennen, aber ich würde die 
Beschreibung auch als grenzwertig einstufen. Man könnte es sogar noch 
weiter treiben und ein Reset und ein Enable einführen:

1

    a <= '0' when b='1' else c and d when e='1' and rising_edge(clk);

Daraus macht die Synthese dann die erwartete Funktion (Anhang).

Und falls jetzt noch jemand fragt: latürnich geht das auch mit einem 
Preset...

1

a <= '0' when r='1' else '1' when s='1' else b and c when e='1' and rising_edge(clk);

SvenB schrieb:
>>Beim Synthetisieren bekommst du damit eine "warning: found latch"
> Ja ? Schon ausprobiert?

Ja, vor längerer Zeit. Inzwischen scheinen sowohl ISE als auch Synplify 
damit klarzukommen - ich würde aber definitiv bei den herkömmlichen 
Beschreibungen bleiben und nicht auf die (meistens ohnehin nicht 
vorhandene) Intelligenz der Tools vertrauen.