57 KHz Filter in VHDL realisieren

Chris Gast #1675204 
Hallo,

vielleicht kann mir jemand weiterhelfen, wie kann man mit geringem 
Aufwand ein digitales 15 KHz Filter in VHDL realisieren ?
Ich weis das es ich bei einem digitalen Filter um ein Schieberegister 
handelt in diesem jedes Bit mit durch eine gewichtete Multiplikation mit 
anschließender Addition modifiziert wird. So, die erste Frage ist, 
welchen Filter wähle ich FIR oder IIR ? Wie kann ich die Koeffizienten 
ermitteln?
Meine zu demodulierenden Daten bekomme ich aus einem ADC. Was mir auch 
noch nicht ganz klar ist, ist wo die Frequenzinformation drin steckt?
Vielleicht kennt sich jemand gut mit der Filtermodellierung in VHDL aus 
und kann mir helfen.

Vielen Dank im Voraus.
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Langsamer Modus Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Melden Danke
Max Gast #1675281 
am einfachsten bekommst du die filter-coeffizienten zum beispiel mit 
matlab und dem fda-tool.

willst du es auf jeden fall von hand in vhdl schreiben? ansonsten kann 
ich dir bei verwendung eines xilinx fpgas auf jeden fall den 
coregenerator empfehlen. da gibt es einen entsprechenden core. dieser 
kann direkt mit dem matlab-coeffizienten-file gefüttert werden.

such dir mal geeignete literatur zu fir und iir filtern. generell: fir 
filter sind immer stabil, haben aber deutlich mehr coeffizienten für ein 
ähnliches ergebnis als iir filter, die dafür instabil sein können!
Antwort Zitieren Bearbeiten Löschen Melden Danke
Chris Gast #1675531 
Hallo,
danke für die Antworten. Mit matlab hab ich keine Erfahrung. Ich benutze 
ein EP3C Board mit Cyclone III FPGA. Na ja wenn ich es von Hand schreibe 
dann lerne ich bestimmt mehr dabei, aber da es schnell gehen sollte 
würde ich auch auf nen passenden IP Core zurückgreifen.
Grüße
Antwort Zitieren Bearbeiten Löschen Melden Danke
Georg Gast #1675751 
Altera hat doch im Megawizzard solche Filter drin. Vermutlich hast Du 
keine lizensierte Version?

Das einfachste Filter, das kontinuierlich full pipelined arbeitet, ist 
ein Speicher mit Mittelwertbildung, der die Länge von 1/f in samples 
hat.
Antwort Zitieren Bearbeiten Löschen Melden Danke
BorisM Gast #1676166 
-FIR-
Eine sehr gute Beschreibung und Herleitung zum FIR-Filter in VHDL 
findest du sehr ausführlich in folgendem Buch beschrieben:
VHDL-Synthese Entwurf digitaler Schaltungen und Systeme (Kaptiel 9), J. 
Reichardt / B. Schwarz ISBN: 978-3-486-58987-0
Das Buch findest du in jeder Uni-Bib oder bei Amazon...
Das soll jetzt keine Werbung sein, aber mit dem Buch habe ich auch 
meinen ersten FIR-Filter umgesetzt. Hat ganz gut geklappt!
Antwort Zitieren Bearbeiten Löschen Melden Danke
Chris Gast #1676278 
Hallo,

vielen Dank für eure Antworten. Werd mir das Buch aus der Bib holen und 
die Sache selbst realisieren, soll ja auch was hängenbleiben.
Vielen Dank nochmals.
Antwort Zitieren Bearbeiten Löschen Melden Danke
Thread beobachten

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 16 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Dein Name und deine E-Mail-Adresse

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.