mikrocontroller.net

Forum: Analoge Elektronik und Schaltungstechnik AND und NAND in CMOS-Technik


Autor: Peter (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

ich hab mal ne Frage. Wieso besteht das AND-Gatter aus einem NAND und 
einem Inverter. Kann man nicht einfach P und N vertauschen und man hat 
ein AND?

Womit ist bei CMOS eigentlich Bulk verbunden, mit Source oder Ground?

Viele Grüße
Peter

Autor: A. K. (prx)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Peter schrieb:

> ich hab mal ne Frage. Wieso besteht das AND-Gatter aus einem NAND und
> einem Inverter. Kann man nicht einfach P und N vertauschen und man hat
> ein AND?

Nein.

> Womit ist bei CMOS eigentlich Bulk verbunden, mit Source oder Ground?

Vdd/Vss. Auch dann wenn Source woanders liegt, z.B. bei Analogschaltern.

Autor: Peter (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Danke,

warum geht ersteres nicht?

Autor: A. K. (prx)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ersteps weiss ich picht, was nräzise du damit meipst. Zweiteps hätte map 
es sopst wohl so gemacht.

Autor: Michael U. (amiga)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

A. K. schrieb:
> Ersteps weiss ich picht, was nräzise du damit meipst. Zweiteps hätte map
> es sopst wohl so gemacht.

Ah, deshalb...
:-)))))))))))))

Gruß aus Berlin
Michael

Autor: Paul Baumann (paul_baumann)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hapst Du Deine Tapstatur vergrießnappelt?

MfG
Naul

Autor: Thorsten F. (tfol)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Paul Baumann schrieb:
> Hapst Du Deine Tapstatur vergrießnappelt?
>
> MfG
> Naul

Nee,

er hat nur n und p vertauscht. Nette Apsnielung ;)

Thorsten

Autor: BURAK (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
ich denk dann müssen auch die eingangspegel anders sein, wenn du nur 
alles vertauschen tust.und dann bringts nix mehr

Autor: Peter (Gast)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Ich hab das grad mal in LTspice simuliert und folgendes kam dabei raus:
die Signale stimmen vom Prinzip her, sind aber nicht so eindeutig wie 
bei der Standardversion. Es kommen also Werte unter 5V bzw. über 0V 
heraus, abhängig vom Widerstand.

Bitte ernsthafte Antworten, auch wenn das mit dem p und n vertauschen 
gut war.

Autor: Fritz Buchner (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Peter schrieb:
> Kann man nicht einfach P und N vertauschen und man hat
> ein AND?

Nein, dann hätte man ein NOR.

Autor: A. K. (prx)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Peter schrieb:

> Ich hab das grad mal in LTspice simuliert und folgendes kam dabei raus:
> die Signale stimmen vom Prinzip her

Deine NMOS sind Sourcefolger, d.h. die Spannungsverstärkung ist kleiner 
als Eins. Bei mehreren Gattern hintereinander dürfte das zum Problem 
werden.

PMOS schaltet ein, wenn Gate negativer als Source. Bei dir ist das bei 
Eingangsspannungen 0-5V nicht möglich, sie sind somit nicht existent.

Wenn du sie umdrehst, dann hast du das gleiche Problem wie mit den NMOS.

Autor: A. K. (prx)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Genau genommen sind NAND-Gatter, wie sie in 74HC00 oder CD4011B 
implementiert sind, übrigens AND-Gatter mit nachgeschaltetem Inverter. 
Also grad umgekehrt.

Autor: bko (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hier sind Schaltpläne von ein paar Beispiel CMOS-Gattern zu finden:

http://www.vlsitechnology.org/html/cells/sxlib013/...

Autor: Fritz Buchner (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
A. K. schrieb:
> Genau genommen sind NAND-Gatter, wie sie in 74HC00 oder CD4011B
> implementiert sind, übrigens AND-Gatter mit nachgeschaltetem Inverter.

Da wäre ich mir an deiner Stelle nicht so sicher:

http://de.wikipedia.org/wiki/NAND-Gatter

Autor: Peter (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
> Deine NMOS sind Sourcefolger, d.h. die Spannungsverstärkung ist kleiner
>
> als Eins. Bei mehreren Gattern hintereinander dürfte das zum Problem
>
> werden.

Das verstehe ich nicht, ich dachte das der Steurstromkreis völlig 
unabhängig vom Arbeitsstromkreis ist. Ist dem nicht so? Beeinflussen 
sich Gate-Bulk und Drain-Source?

> PMOS schaltet ein, wenn Gate negativer als Source. Bei dir ist das bei
>
> Eingangsspannungen 0-5V nicht möglich, sie sind somit nicht existent.

Source und Bulk sind hier aber nicht verbunden. Bulk ist mit VCC 
verbunden somit sollte geschaltet werden wenn Gate kleiner VCC und das 
ist bei 0 der Fall.

Autor: Fritz Buchner (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Peter schrieb:

> Das verstehe ich nicht, ich dachte das der Steurstromkreis völlig
> unabhängig vom Arbeitsstromkreis ist. Ist dem nicht so?
Nein, es gibt nämlich keinen Steuerstromkreis. FET heißt "Feldeffekt - 
Transistor" - schon vergessen?

Autor: A. K. (prx)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Fritz Buchner schrieb:

>> Genau genommen sind NAND-Gatter, wie sie in 74HC00 oder CD4011B
>> implementiert sind, übrigens AND-Gatter mit nachgeschaltetem Inverter.
>
> Da wäre ich mir an deiner Stelle nicht so sicher:

Das Wiki zeigt das Grundprinzip eines ungepufferten Gatters. Die gab es 
auch, in Form des CD4011A beispielsweise. Allerdings hatten die 
gepufferten Versionen der CD4000B Serie deutliche Vorteile. Gepuffert 
heisst, dass hinter dem eigentlichen Gatter mindestens ein Inverter als 
Puffer arbeitet.

Bezogen auf ein NAND heisst dies, dass eine gepufferte Version aus einen 
ungepufferten NAND mit 2 nachgeschalteten Invertern besteht, also aus 
einem gepufferten AND mit einem nachgeschalteten Inverter.

Bei den 74HC findet man ungepufferte Versionen z.B. als Inverter 
74HCU04. Wird vorwiegend in linearen Schaltungen eingesetzt, z.B. als 
Quarzoszillator. Die Standardversion 74HC04 besteht intern aus drei 
Invertern hintereinander.

Autor: A. K. (prx)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@Peter: Wenn du deine P-FETs auch verwenden willst, dann benötigst du 
einen Lastwiderstand, der bei Ausgang "0" Stromfluss bewirkt, sonst 
haben sie im statischen Zustand nichts zu tun. Beispielsweise indem du 
den Lastwiderstand an VCC/2 hängst, oder einen nach GND und einen nach 
VCC.

Autor: Fritz Buchner (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
A. K. schrieb:
> Allerdings hatten die
> gepufferten Versionen der CD4000B Serie deutliche Vorteile. Gepuffert
> heisst, dass hinter dem eigentlichen Gatter mindestens ein Inverter als
> Puffer arbeitet.
Puffer wofür? Kann höchstens die Laufzeiten verlängern.

Autor: MaWin (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
> Puffer wofür? Kann höchstens die Laufzeiten verlängern.

Och Kinders. Die Chiphersteller sind alle doof, ich weiss.
Könnte es vielleicht die höhere Verstärkung sein, wodurch
die Schaltschwellen steiler werden und die Schwingneigung
der Gesamtschaltung unterdrückt wird ?
Könnte es die besser durchgesteuerten Ausgangstransistoren
sein, wodurch sich eine höhere Strombelastbarkeit ergibt ?
Und könnte es sein, daß kluge Chipdesigner den dafür gar
nicht mal 3 mal langsamer machen mussten, sondern vielleicht
sogar schneller hinbekamen, als die ungepufferte Version ?
Nein, ich weiss, Kinder sind klüger,.

Autor: A. K. (prx)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Fritz Buchner schrieb:

> Puffer wofür? Kann höchstens die Laufzeiten verlängern.

Richig, aber: http://focus.ti.com/lit/an/scha004/scha004.pdf

Korrektur: Ein gepuffertes NAND puffert alternativ sowohl die Eingänge 
als auch den Ausgang. Damit wäre ein solches gepuffertes NAND also ein 
NOR mit Invertern davor und dahinter und somit auch ein AND mit Inverter 
dahinter, aber nicht identisch mit einem gepufferten AND mit Inverter 
dahinter.

Autor: Fritz Buchner (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
MaWin schrieb:
> Och Kinders. Die Chiphersteller sind alle doof, ich weiss.

Das hat keiner behauptet. Ich habe aber schon so meine Erfahrungen, dass 
man sich manchmal an den Kopf fasst und sich fragt: "Was haben die sich 
dabei gedacht?" Ok, letztens ging's mal wieder um einen anlogen Chip, 
einen NF - Verstärker - mit dem hab ich zwei Lautsprecher lautlos 
gekillt (naja, die waren halt nicht für HF ausgelegt ;) ), dann als 
letzten verzweifelten Versuch auf der Platine die (allgemein übliche) 
Verbindung zwischen "Signalmasse" und "Substratmasse" aufgetrennt und 
"Signalmasse" offen gelassen - jetzt endlich schwingt nichts mehr, und 
auch ansonsten arbeitet er "ordentlich", aber "Signalmasse" führt etwa 
+1,3V Gleichspannung gegen "Substratmasse"...

> Könnte es vielleicht die höhere Verstärkung sein, wodurch
> die Schaltschwellen steiler werden

Könnte.

> und die Schwingneigung
> der Gesamtschaltung unterdrückt wird ?

Kaum. In's Schwingen kommt's dann, wenn ein "genügender" Teil des 
Ausgangssignals phasenrichtig auf den Eingang zurückgeführt wird. Dürfte 
bei höherer Verstärkung "einfacher" sein als bei niedrigerer. ;)

> Könnte es die besser durchgesteuerten Ausgangstransistoren
> sein, wodurch sich eine höhere Strombelastbarkeit ergibt ?

Sowas heißt dann "Treiber", nicht "Puffer".

> Und könnte es sein, daß kluge Chipdesigner den dafür gar
> nicht mal 3 mal langsamer machen mussten, sondern vielleicht
> sogar schneller hinbekamen, als die ungepufferte Version ?

Das kann ich nicht beurteilen. Glaube ich aber, wenn ich's nachgemessen 
habe. ;)

Autor: A. K. (prx)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
TI 74HCU04: 5ns typ @5V
TI 74HC04:  6ns typ @5V

Deutliche Unterschiede bestehen beispielsweise bei den geforderten 
Eingangssignalpegeln, z.B. 3,6V vs 3,15V @4,5V.

Autor: Fritz Buchner (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
MaWin schrieb:
> Könnte es vielleicht die höhere Verstärkung sein, wodurch
> die Schaltschwellen steiler werden

Falls du die Schaltflanken meinst, könnte es sein. ;)

Autor: Peter (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Entschuldigung, dass ich Steuer- und Arbeitsstromkreis geschrieben habe. 
Ich weiß sehr wohl, dass das bei den FETs nicht so ist.

Leider hat immernoch niemand erklärt warum das nicht geht wie ich das 
gezeichnet habe. Aus den Ergebnissen der Simulation schließe ich, dass 
das Potenzial von Bulk doch nicht unwichtig ist für den FET.

Kann ich bei einem NMOS nicht an Gate 1000V, an Bulk 995V, an Drain 5V 
und an Source 0V anlegen? Nach meinem Verständnis geht das, anscheinend 
geht das aber nicht...

Ich habe da noch was seltsames gefunden: 
http://tams-www.informatik.uni-hamburg.de/applets/... bei 
"Das CMOS Transmission-gate"
Tritt der Spannungsabfall hier auf, weil die Gate-Bulk-Spannung gering 
ist, da Bulk mit Source verbunden ist?

Autor: A. K. (prx)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Peter schrieb:

> Kann ich bei einem NMOS nicht an Gate 1000V, an Bulk 995V, an Drain 5V
> und an Source 0V anlegen? Nach meinem Verständnis geht das, anscheinend
> geht das aber nicht...

Wenn bei N-MOS Bulk > Source, dann leitet die Bulk-Source-Diode.

PS: Woher hast du im LTspice den 4-Pol MOSFET? Der mitgelieferte ist ja 
nicht wirklich fertig.

Autor: Peter (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ok, den Aspekt habe ich nicht beachtet. Das ist aber bei meiner 
Schaltung nciht der Fall. Da ist Bulk immer Ground bei NMOS. Irgendwie 
konnte mir noch immer niemand erklären weshalb die Schaltung nicht 
funktioniert.

@A.K.: Den hab ich unter Components gefunden. Der war da von Anfang an 
drin.

Autor: Peter (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Das stimmt, ich hab da Standardwerte eingesetzt. W=32u und L=32u

Autor: Peter (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Jetzt habe ich etwas gefunden, was das Verhalten in der Simulation 
beschreiben könnte: der Body-Effekt. Stimmt Ihr mir zu?

Autor: A. K. (prx)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Unabhängig davon ob mit oder ohne separatem Bulk gilt ja wohl, dass ein 
Sourcefolger eine Spannungsverstärkung < 1 hat, und dass der Sourcepegel 
bei leitendem Transistor kleiner (NMOS) bzw. grösser (PMOS) ist als der 
Gatepegel.

Der Störabstand einer Logikschaltung ist
 high:   Vout(min) - Vin(min)
 low:    Vin(max) - Vout(max)

Bei vertauschten (und umgedrehten) MOSFETs, die folglich als 
Sourcefolger arbeiten, ist dieser Störabstand negativ.

Autor: A. K. (prx)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Peter schrieb:

> Jetzt habe ich etwas gefunden, was das Verhalten in der Simulation
> beschreiben könnte: der Body-Effekt. Stimmt Ihr mir zu?

Der Body-Effekt beeinflusst die Spannungen, ändert aber nichts am eben 
beschriebenen Problem.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.