Hallo an das Forum, ich würde gerne wissen wie weit die Akzeptanz für Multicore-Entwicklung auf Basis eines FPGA ist, besonders in Bezug auf die Wirtschaft? Hat da jemand betreits Erfahrungen machen können? Was wären Schwerpunkte die man beachten sollte? Mit welchen Themengebiete müßte man sich auseinandersetzen, um ein solches Projekt zu verwirklichen? Gruß Andre
du willst genau was machen? einen mehrkern-prozessor auf einem fpga bauen? oder habe ich das falsch verstanden? falls ja: "die wirtschaft" testet ihre einzelnen komponenten auf genau diese art und weise, also hat grosse fpga-boards wo dann teile oder sogar ganze prozessoren reingeladen werden. aber nur teile, fuer mehr ist bei einem transistormonster wie einerm x86 oder einer modernen graka einfach kein platz in einem fpga. falls du was fertiges willst gibts virtex5er von xilinx, da stecken teilweise 2 PPC drinne, das hoert sich fuer mich nicht schlecht an.
zachso schrieb: > wie einerm x86 oder einer modernen graka > einfach kein platz in einem fpga http://techresearch.intel.com/UserFiles/en-us/File/terascale/posters/MCEMU.pdf Offensichtlich passen da sogar mehrere x86 rauf, sonst würden sie es ja nicht Terra-scale nennen. Wieso alles selber machen? Der LEON 3 (gaisler.com) ist opensource und kann SMP and AMP. Und bei opensource gibts bestimmt was ähnliches.
ach ja, ich vergas: opensparc! damit ist das sozusagen fertig, also nen multicore fuer den fpga. und zu dem intel-dingens: das ist ein prozessor von denen die sonst 48(!) auf ein Die packen! sicher wird das im kern ein x86 sein, aber ich wage jetzt mal zu behaupten dass die keinen (ganzen) nehalem darauf gepackt haben ;) ich gebe dir aber recht, einfach zu schrieben x86 geht nicht war schon bissl unpraezise von mir
Multicore wird ja im Allerweltspc von der verfügbaren Software schon kaum genutzt. Die rechenintensiven EDA Programme tun sich da auch schwer. Und da kommst du mit sowas wie FPGA-Computing, Reconfigurable Computing, Systolic Arrays. Sind irgendwo Subventionen für sowas abzuzocken?
Prozessoren auf einem FPGA sind Ressourcenverschwendung. Denn für ein einfaches 32 Bit-Register gehen z.B. die davorgeschalteten LUTs flöten, die hast du aber mitbezahlt. Und nur mit ausgeschlafenen Tricks und nach sehr genauem Studium des DB bekommst du einen kompakten Rechnerkern zustande. Und der ist dann nicht mehr zwingend optimal portabel... :-/ Prozessoren auf einem FPGA sind Ressourcenverschwendung. Wenn du "zufälligerweise" noch Platz auf dem FPGA hast, dann kannst du einen Prozessor mit draufpacken. Aber rechne doch mal selber nach, welchen Platz ein klitzekleiner uC im FPGA braucht, und was diese Lösung dann in einem Serienprodukt kostet... Und zudem sind Prozessoren auf FPGAs einfach zu langsam. Auf einem FPGA sind 300MHz eine Herausforderung, die nicht jeder schafft. Aber wann wurde z.B. bei PCs die 300MHz-Grenze durchschlagen? > in Bezug auf die Wirtschaft? Die Wirtschaft als solche will keine FPGAs, weil die viel zu teuer sind. In Ausnahmefällen (wenn jede andere Lösung noch teuerer wäre, oder weil sich der Techniker durchsetzen konnte) werden die Dinger trotzdem genommen.
Lothar Miller schrieb: > Prozessoren auf einem FPGA sind Ressourcenverschwendung. Das suggeriert: Prozessoren auf einem FPGA sind suboptimal. Und das ist ein wenig pauschal. ASIPs und Co. werden idR auf FPGA ge-prototyped. Es hängt also alles vom Anwendungsfall ab. Lothar Miller schrieb: > und was diese Lösung > dann in einem Serienprodukt kostet... WENN man denn überhaupt in großer Serie fertigen möchte. Lothar Miller schrieb: > Und zudem sind Prozessoren auf FPGAs einfach zu langsam. Aber um einige Größenordnungen schneller als Modelsim. Lothar Miller schrieb: > Die Wirtschaft als solche will keine FPGAs, weil die viel zu teuer sind. Das ist schlichtweg falsch. Low-Volume Markets + Research + HPC Zum Thema Nehalem auf FPGA: http://www-inst.eecs.berkeley.edu/~cs150/sp10/Collections/Papers/nehalemFPGA.pdf (ok ist nicht EIN FPGA, aber immerhin) Desweiteren, für die Leute mit Zugriff auf ACM: http://portal.acm.org/citation.cfm?id=1216919.1216927 http://portal.acm.org/citation.cfm?id=1508160
> ASIPs und Co. werden idR auf FPGA ge-prototyped. Es geht bei der Frage nicht um leistungsfähige FPGA-Arrays, sondern um die Implementierung eines Multiprozessor-Core-Prozessors auf FPGAs. > ASIPs und Co. werden idR auf FPGA ge-prototyped. Trotzdem würde ich nicht anfangen, so ein Multi-FPGA-System zu entwickeln, um dann zu hoffen, dass das einer der Chiphersteller kauft... >> Prozessoren auf einem FPGA sind Ressourcenverschwendung. > Das suggeriert: Prozessoren auf einem FPGA sind suboptimal. > Und das ist ein wenig pauschal. ASIPs und Co. werden idR auf FPGA > ge-prototyped. Aber so nicht verkauft. Offenbar, weil das zu teuer/langsam/aufwendig ist. Und die geposteten Links unterstreichen das sehr eindrucksvoll: 5 hochpotente FPGAs schaffen einen lächerlichen Rechentakt von 520kHz...
1 | All FPGAs are heavily loaded... and the |
2 | emulated Nehalem clusters .... meet only 520KHz. |
Zur Erinnerung: Die ursprüngliche Frage war >>> ich würde gerne wissen wie die Akzeptanz für Multicore-Entwicklung >>> auf Basis eines FPGA ist, besonders in Bezug auf die Wirtschaft? >> Die Wirtschaft als solche will keine FPGAs, weil die viel zu teuer sind. > Das ist schlichtweg falsch. Low-Volume Markets + Research + HPC Ich bleibe dabei: Die Wirtschaft, das sind nicht 30 Firmen, die sich sowas für viel Geld ins Regal legen, sondern zigmillionen Menschen. >> dann in einem Serienprodukt kostet... > WENN man denn überhaupt in großer Serie fertigen möchte. Nur auf dieses Ziel hin kann man ohne expliziten Auftrag eines Chipherstellers/Auftraggebers/Universität sowas überhaupt angehen. Denn das ist ja eine Lösung, für die erst noch ein Problem gefunden werden muß :-o > Es hängt also alles vom Anwendungsfall ab. So ist es.
Multicore ... sportlich. Wenn es um einen Core fuer ein FPGA geht, so denke ich erst mal an einen Compiler, der mir den unterstuetzt. An Cores waere mehr Vielfalt denkbar, aber ohne Compiler kann man die spuehlen. Ein tolles Projekt waere ein configurierbarer Compiler zu einem configurierbaren Core. Da rueckt Multicore gleich mal in die Ferne.
FPGAs wurden schon so oft totgesagt. Fakt ist, das z.B. Xilinx immer größer wird. Auch wenn ein FPGA immer teuer ist.
man darf aber nicht vergessen: xilinx wird auch deshalb immer groesser weil die alternative (eigenen chip fertigen lassen) auch immer teurer wird. wobei es ja in 1-2 jahren wohl dann endlich dualcore ARM auf FPGA geben wird (jippieee!)
Hm. Der Break-Even war schon immer bei ca. 500.000 Chips. Egal welcher aktueller Preis.
Bei uns im Unternehmen ist man bereits von ASIC auf FPGA gewechselt (Spartan-6). Stückzahlen pro Jahr etwa 75000 Stück.
@ Guest (Gast) >Bei uns im Unternehmen ist man bereits von ASIC auf FPGA gewechselt >(Spartan-6). Stückzahlen pro Jahr etwa 75000 Stück. Dass FPGAs seit Jahren den ASICs Marktanteile abnehmen ist ja nun nicht wirklich neu. Und auch klar nachvollziehbar. ABER!!! Die eigentliche Frage dreht sich um einen MIKROPROZESSOR bzw. kompletten MIKROCONTROLLER als FPGA Soft Core. Und dort ist das FPGA meilenweit von einer vergleichbaren ASIC-Leistung entfernt, sowohl bei den Kosten als auch bei der Rechenleistung. Und auch das ist technisch nachvollziehbar. In den meisten Fällen ist eine clevere Kombination aus FPGA + Standardmikrocontroller optimal. MFG Falk P S Aber Picoblaze rulez!
> Picoblaze rulez!
Naja, das ist aber auch eine geniale kleine FSM ;-)
Danke für die anregenden Beiträge. Was die technische Realisierung betrifft habe ich an ein Network on Chip gedacht, welches die Kommunikation zwischen mehreren Einheiten(SoftIP, Speicher, IO) bewerkstelligt. Was die Preissituation angeht, denke ich, dass in den nächsten Jahren, das die Logikanzahl pro Board weiter steigen wird und damit wird sich die Zahl der verkauften Bords pro Jahre weiter nach oben verschieben, somit werden immer mehr Marktanteile von ASICs übernommen. Wie an diesem Bsp. zu sehen ist. Guest schrieb: > Bei uns im Unternehmen ist man bereits von ASIC auf FPGA gewechselt > (Spartan-6). Stückzahlen pro Jahr etwa 75000 Stück. Was die Leistung angeht, kann man flexibler auf die jeweiligen Anwendungen eingehen, was hohe Taktraten nicht mehr nötig macht. Daraus resultiert eine geringere Stromaufnahme, was wieder um die Kosten drückt.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.