|
Anzeige
|
Verilog Ausdruck "(| OOPS)" in VHDL
Gast
#1697372
Hallo, ich wollte Fragen, wie das (| OOPS) Konstrukt in VHDL übersetzt wird? OOPS ist ein 2 Bit Vektor, OOPS_S ist ein 5 Bit Vektor
Mein Vorschlag:
Ich bin mir aber nicht sicher, ob da jetzt ein UND / ODER zwischen OOPS (x) gehört. Was meint ihr? Danke für eure Hilfe! Gruß Bist du sicher, dass das ein "|" ist und kein "!" Laut http://www.asic-world.com/verilog/operators1.html#Bit-wise_Operators ist ein "|" ein bitweises ODER. Das ergibt aber nur zusammen mit einem zweiten Argument einen Sinn.
Gast
#1697423
Ist tatsächlich ein "|". Ich habe mir jetzt den Begleittext zu diesem Codeabschnitt nochmal durch den Kopf gehen lassen, und da steht geschrieben, dass OOPS ungleich 0 sein soll. Das Problem hat sich also erledigt. Ich weiß schon, warum wir hier nicht Verilog sondern VHDL programmieren... Gruß Lothar Miller schrieb: > Laut > http://www.asic-world.com/verilog/operators1.html#Bit-wise_Operators > ist ein "|" ein bitweises ODER. > Das ergibt aber nur zusammen mit einem zweiten Argument einen Sinn. Nein. Alle bitwise operators stehen auch als unäre Varianten zur Verfügung. Das Ergebnis entspricht dann der Reduktion des Vektors.
Praktisch, da das Ergebnis ebenfalls vierwertig sein kann. In einer vergleichbaren VHDL Variante kann man lediglich eine boolsche Auswertung machen. Generisch würde man das in VHDL in etwa so schreiben:
Gruß Marcus
Gast
#1697646
Hallo Marcus, danke für die Einführung in Verilog - wieder was gelernt! Bei deinem VHDL Code muss ich dich leider berichtigen: Ungleich ist in VHDL "/=" nicht "!=", und (others => '0') darf nur bei einer Zuweisung verwendet werden, aber nicht bei einer Abfrage. Man könnte es dann so schreiben:
Trotzdem vielen Dank für deine Hilfe! >> Das Ergebnis entspricht dann der Reduktion des Vektors. Krass... ;-) > (others => '0') darf nur bei einer Zuweisung verwendet werden Richtig, weil bei others die Breite des Vektors nicht definiert ist. Das explizite Ausschreiben eines Vektors kann aber z.B. mit dem Attribut range umgangen werden:
Lothar Miller schrieb: >
Nun ja, Ihr seht schon, mein VHDL ist etwas eingerostet. Aber es ging ja um das Prinzip :-) Gruß Marcus
Gast
#1697836
diese Konstrukt ist mir bis jetzt auch noch nicht über den Weg gelaufen. Wieder was gelernt - cool!!! danke! Antwort schreibenBitte melde dich an, um einen Beitrag zu schreiben. |
Anzeige
|
