Suche den Clockeingang von Virtex5

[Max (Gast)]

Hi Leute!


Ich bin gerade dabei, mich in das Zeichnen von Schaltplänen mit Virtex5 
einzuarbeiten.
Hierbei habe ich erfahren, dass es Pins gibt mit festen Funktionen, zB. 
für JTAG
oder Flash, welches der FPGA zu Begin konfiguriert
und Merhzweck-I/O-Pins.

Zudem habe ich gerade ein SPI-Flash an den FPGA angeschlossen. Die Pins 
M0-M2 und FS0-FS2 wurde entsprechend gesetzt.
Nun meine Frage: Wo schließe ich den Quarz an? Gibt es hierfür auch 
einen festen Pin?
Ich weiß, dass es extra Clock-Eingänge gibt, die hiefür vorgesehen sind 
und mit CC gekennzeichnet sind, aber, der FPGA-Baustein muss doch in der 
Konfigurations-Phase wissen, an welchem CC-Pin der Quarz hängt.
Gibt es für die Konfiguration einen eigenen Clock-Eingang?

Danke im Voraus für eure Hilfe.


Schöne Grüßen

Max

[Kest (Gast)]

Hallo Max!

am besten Du liest die Datenblätter. Ich verstehe gar nicht, wie man 
ohne auskommen will :-o
Hilfreich ist auch die Schaltpläne von EVAL-Boards anzuschauen.

Grüße,
Kest

[Uwe Bonnes (Gast)]

Einen Quarz schliesst man nicht an das FPGAS an, nur eine Oszillator. 
Die fuer eine blossen Quarz notwendige Rueckkopplungsschaltung laesst 
sich mit einem FPGA im FPGA nicht zuverlaessig realisieren

[Christian R. (supachris)]

Zum "Booten" benötigt man keinerlei externen Takt. In den Master 
Betriebsarten arbeitet der FPGA autonom mit einem internen 
Taktgenerator. Ansonsten kannst du dir für deinen System Takt einen der 
zahlreichen GCLK Eingänge aussuchen.

[Hubersepp (Gast)]

Uhm ... jemand möchte ein Virtex-5 Design machen und hat noch nichts von 
den GCLKs gehört?

Ich wünsche dir viel viel Erfolg bei deinem Vorhaben!

Grüße,
Hubersepp

[Andreas (Gast)]

Ein paar eckdaten:

Einen Quarz kannst Du nicht mehr direkt anschliessen, war nur in der 
Prehistorie vorgesehen (XC2000,XC3000).
Die CC-Pins sind Local Clocks und nicht fuer den gesamten Chip, das 
waeren wiederum die GCLKs.
Es gibt noch eine ganze Reihe weitere besondere Pins:
VREF,VRN,VRP,VCCIO, dedizierte Funktionen waehrend der Konfig...

Bitte die Dokumente, ausgehend von DS100 (Links auf weitere auf der 
letzten Seite ) durchkauen...

Fuer die Konfiguration im SPI Mastermode brauchst Du keine externe 
Taktquelle. Im FPGA befindet sich ein Oszillator welche ohne externe 
Quelle auskommt.
Dieser hat allerdings bestimmte Fertigungsschwankungen. Die einzige 
Garantie duerfte die Nichtuerberschreitung der Konfigurationsrate 
(eingestellt im Promgen) sein... Lt. Datenblatt kann der Takt max. 
160MHz( 3ns Perioden/2) sein.

Gruss

Andreas