Gast
#1731380
Hallo,
ich möchte innerhalb eines Designs aus der Testbench heraus ein internes
Signal (Bus) forcen.
Das Signal im Design sein mal:
signal b : std_logic_vector(7 downto 0);
...
Das Signal, welches als Referenz dient sei:
signal a : std_logic_vector(7 downto 0);
...
Nun möchte ich a einen Wert zuweisen und ihn auch an b übergeben.
Folgendes Konstrukt funktioniert schonmal:
a <= Wertzuweisung;
if a(0) = '1' then signal_force("/tb/b(0)", "1" , 0 ns, freeze, open,
0);
else signal_force("/tb/b(0)", "0" , 0 ns, freeze, open,
0); end if;
if a(1) = '1' then signal_force("/tb/b(1)", "1" , 0 ns, freeze, open,
0);
else signal_force("/tb/b(1)", "0" , 0 ns, freeze, open,
0); end if;
...
if a(7) = '1' then signal_force("/tb/b(7)", "1" , 0 ns, freeze, open,
0);
else signal_force("/tb/b(7)", "0" , 0 ns, freeze, open,
0); end if;
Ist mir aber irgendwie zu umständlich.
Mit einer Schleife habe ich es auch schon probiert, was aber nicht zum
Erfolg führte.
Ich suche nun nach einer eleganteren Beschreibung die in etwa so
aussieht:
signal_force("/tb/b", a , 0 ns, freeze, open, 0);
Hat jemand eine Idee, wie man Modelsim dazu überreden kann?
Der Besucher