INT0 ISR Zeitversatz, für Startbiterkennung per Flanke von 1-wire Software UART

[Daniel (Gast)]

Hallo zusammen,

ich habe ein Problem mit dem Zeitversatz von einer Flanke am INT0 
Eingang zur Ausführung der INT0 ISR.

Anwendung: Eine Software UART über einen Pin des uC. Die fallende Flanke 
soll das Startbit erkennen und danach den Timer0 passend triggern.

uC: ATTiny45 @ 8 MHz, Clock prescaler ist 0

ISR'en: nur INT0 aktiv, alle anderen sind auskommentiert.


Hier meine Einstellungen:

// Set to falling edge
ClearBit(MCUCR, ISC00); 
SetBit(  MCUCR, ISC01); 

// Clear INT0 Flag
SetBit(GIFR, INTF0); 

// Enable INT0 Interrupt
SetBit(GIMSK, INT0);

bzw. die ISR:

ISR ( INT0_vect )
{
  char cSREG;
  cSREG = SREG; /* store SREG value */
  
  PORTB ^= (1<<PORTB0);

  SREG = cSREG; /* restore SREG value (I-bit) */
}

Das Problem ist, dass ich einen Zeitversatz von der Flanke zum togglen 
des Ports von 240us habe.

Auch der ASM Code im Lss file sieht nicht wirklich viel aus.

Somit kann ich nicht verstehen, warum der uC 1920 Ticks braucht um den 
Port zu tooglen.


Leider konnte ich diesbezüglich nichts im Tutorial oder bei google 
finden. Ist das Verhalten normal oder hab ich etwas vergessen?


Gruß
Daniel

[Tobi (Gast)]

Alles Fuses richtig gesetzt? Mit der langsamsten Clock und CKDIV8 könnte 
es gut sein, dass es so lange dauert.

[Karl H. (kbuchegg)]

Daniel schrieb:

>

> ISR ( INT0_vect )
> {
>   char cSREG;
>   cSREG = SREG; /* store SREG value */
> 
>   PORTB ^= (1<<PORTB0);
> 
>   SREG = cSREG; /* restore SREG value (I-bit) */
> }
>

Lass das SREG in Ruhe!
Darum kümmert sich schon der Compiler. Das ist nichts was dich als C 
Programmierer etwas angehen würde.

> Somit kann ich nicht verstehen, warum der uC 1920 Ticks braucht um den
> Port zu tooglen.

Kompletten Code

[Daniel (Gast)]

Danke für die Ratschläge.


Problem hat sich gelöst, es lag an der Eingangsbeschaltung. Ein 
Kondensator hatte aus meiner Flanke einen Aufladefkt gemacht.


Somit sind es nun nur noch 2 us ohne den C.