mikrocontroller.net

Forum: FPGA, VHDL & Co. SRAM und NAND-Flash am FPGA


Autor: Dimi (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

ich habe vor im meinem Projekt (reconfigurable Computer) SRAM und 
NAND-Flash zu benutzen.
Da ich aber nicht genug freie I/O Pins am FPGA habe möchte ich diese 
parallel (Adress- und Datenbus) angeschlossen haben.
Früher habe ich das gemacht (Z80 + EEPROM + 3 SRAM Bausteine).
Ist das auch mit einem FPGA möglich? Gibt es keine Nachteile? SRAM wird 
mit bis zu 100MHz laufen, Flash bis 10-15MHz.

MfG aus Westerwald

Autor: Duke Scarring (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Dimi schrieb:
> Ist das auch mit einem FPGA möglich?
Ja, sollte mit einem FPGA möglich sein.

> Gibt es keine Nachteile?
Nachteil ist, das Du nicht gleichzeitig auf SRAM und Flash zugreifen 
kannst und die Ansteuerung etwas komplexer wird (Arbiter etc.)

Duke

Autor: Dimi (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Duke Scarring schrieb:
> Nachteil ist, das Du nicht gleichzeitig auf SRAM und Flash zugreifen
>
> kannst und die Ansteuerung etwas komplexer wird (Arbiter etc.)

Das ist nicht schlimm weil die Bausteine nicht gleichzeitig benutzt 
werden.
Ich frage weil ich früher irgendwo hier im Forum gelesen habe das 
mehrere RAM Bausteine am FPGA wegen grosse Belastung nicht funktionieren 
werden.

Wie kann ich sichergehen das es funktionieren wird? Kann man das 
ausrechnen?

MfG

Autor: Thomas (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Dimi schrieb:
> Das ist nicht schlimm weil die Bausteine nicht gleichzeitig benutzt
> werden.
> Ich frage weil ich früher irgendwo hier im Forum gelesen habe das
> mehrere RAM Bausteine am FPGA wegen grosse Belastung nicht funktionieren
> werden.

Sowas hab ich noch nicht gehört ...

Müssen es aber 3 RAM-Bausteine sein, oder reicht dir ein z.B. 512kB 
großes RAM, das du in mehrere 64kB Blöcke umschalten kannst?

Wenn du Z80 schreibst, deutet das darauf hin, dass dir ein großes RAM 
mit mehreren Bänken reichen könnte ...

Grüße,
Thomas

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
> SRAM wird mit bis zu 100MHz laufen
Da wirst du aber ganz hübsch optimieren müssen.
100MHz asynchron über IO-Pads, das ist sportlich.

Autor: Dimi (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Mit 75MHz läuft es ganz ohne Probleme. 100MHz habe ich noch nicht 
ausprobiert.

MfG

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.