SRAM und NAND-Flash am FPGA

Gast #1762516
Lesenswert?
• ▲
▼
Hallo,

ich habe vor im meinem Projekt (reconfigurable Computer) SRAM und 
NAND-Flash zu benutzen.
Da ich aber nicht genug freie I/O Pins am FPGA habe möchte ich diese 
parallel (Adress- und Datenbus) angeschlossen haben.
Früher habe ich das gemacht (Z80 + EEPROM + 3 SRAM Bausteine).
Ist das auch mit einem FPGA möglich? Gibt es keine Nachteile? SRAM wird 
mit bis zu 100MHz laufen, Flash bis 10-15MHz.

MfG aus Westerwald
Gast #1762536
Lesenswert?
• ▲
▼
Duke Scarring schrieb:
> Nachteil ist, das Du nicht gleichzeitig auf SRAM und Flash zugreifen
>
> kannst und die Ansteuerung etwas komplexer wird (Arbiter etc.)

Das ist nicht schlimm weil die Bausteine nicht gleichzeitig benutzt 
werden.
Ich frage weil ich früher irgendwo hier im Forum gelesen habe das 
mehrere RAM Bausteine am FPGA wegen grosse Belastung nicht funktionieren 
werden.

Wie kann ich sichergehen das es funktionieren wird? Kann man das 
ausrechnen?

MfG
Gast #1762582
Lesenswert?
• ▲
▼
Dimi schrieb:
> Das ist nicht schlimm weil die Bausteine nicht gleichzeitig benutzt
> werden.
> Ich frage weil ich früher irgendwo hier im Forum gelesen habe das
> mehrere RAM Bausteine am FPGA wegen grosse Belastung nicht funktionieren
> werden.

Sowas hab ich noch nicht gehört ...

Müssen es aber 3 RAM-Bausteine sein, oder reicht dir ein z.B. 512kB 
großes RAM, das du in mehrere 64kB Blöcke umschalten kannst?

Wenn du Z80 schreibst, deutet das darauf hin, dass dir ein großes RAM 
mit mehreren Bänken reichen könnte ...

Grüße,
Thomas

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren