GAL Programmieren

Die Schaltplaneingabe heißt üblicherweise "schematic entry". Ich kenne 
das von Lattice Synario, von Altera Quartus und Xilinx ISE, das haben 
eigentlich alle.

Und wo bekommt man Lattice Synario noch her??? Das ist leider nirgenwo 
mehr zu finden.

Ich hoffe, ich zettele jetzt keinen Religionskrieg an wenn ich sage: 
GALs sind hübsche kleine PLDs, die in den 80er-Jahren des letzten 
Jahrhunderts ihre Berechtigung hatten. Sie haben zweifellos die Welt der 
Hardwareentwickler umgekrempelt. Die Bausteine sind immer noch hübsch, 
aber die Tools, die Tools... Wie wär's? Wenn du schon eine Lernkurve 
erklimmen muss, dann nimm doch eine, die Zukunft hat. Lern eine 
Hardwarebeschreibungssprache, den Design-Flow mit Simulation und 
Synthese, lass die Finger von schematic entry, und nimm für all das die 
kostenlose Entwicklungsumbegung eines großen FPGA-Anbieters. Das wäre 
zumindest mein Vorschlag. Dann bringt die investierte Zeit auch wirklich 
'was für die weitere Zukunft.

Rolf schrieb:
> Hallo,
> ich suche eine Software, mit der GALs programmieren kann. Es geht um die
> Erstellung des Programms und nicht um das Brennen.
> Am liebsten wäre es mir, wenn ich einen Schaltplan aus Gattern zeichne,
> laut Wikipedia gibt es eine solche Software. Kennt da jemand was? Ich
> habe nichts gefunden.

Ich habe die immer mit dem "GAL DEVELOPMENT SYSTEM" (1994) programmiert.
Ist zwar nicht grafisch aber einfach zu handhaben.
Damit lassen sich die Programme auch simulieren....

Handbuch: http://www.sh-elektronik.de/service/demo/handbuch-gds35.pdf

ggf PN an mich :-)

nitraM

Hallo Rolf,

klaro, Du bist deines eigenen Glückes Schmied. Werd' glücklich mit den 
GALs. ganz im Ernst. Ich will dir ja nicht vorschreiben, was du tun 
sollst, sondern lediglich Erfahrungen aus meinen 25 Jahren Entwicklung 
mit PLDs weitergeben. Wenn ich nochmal vom vorne anfangen könnte mit 
meinem Leben, dann würde ich:

1. Meine Brillen immer bei Fielmann kaufen :-)
2. Meine Designs mit programmierbarer Logik immer vorher gründlich 
simulieren, auch wenn nur ein einziges Und-Gatter im PLD steckt.

Und 2. geht nunmal nur, wenn man die Schaltung in einer HDL beschreibt. 
Ganz im Ernst: In den letzten 15 Jahren habe ich kein Design eines 
PLD/CPLD/FPGA gemacht, zu dem es kein selbstestendes Testprogramm 
gegeben hätte. Und wenn man das mal verinnerlicht hat, fragt man sich, 
warum man vorher freiwillig Stunden mit der Fehlersuche zugebracht hat.