Sinnvolle Werte für IO-timing (Xilinx)

Michael schrieb:
> Ohne die Ausgangsconstraints synthetisiert es
Die Synthese schert sich einen feuchten Kehricht um Timing-Constriants.

> Für den Eingang habe ich 7ns gewählt, dasselbe für den Ausgang.
Man wählt nicht einfach irgendwelche beliebige Werte, sondern man 
zeichnet sich das Timing mal auf und sieht nach, wie lange der 
AD-Wandler braucht, um nach dem Takt die Daten bereitzustellen. Daraus 
kannst du dann ausrechnen, wieviel Zeit bis zu nächsten steigenden 
Flanke in deinem FPGA bleibt. Interessant ist hierbei allerdings die 
Frage, wie der AD-Wandler getaktet ist.

> Ich habe konkret eine 100MHz Clock und bekomme Daten parallel von einem
> Wandler (16Bit-Bus).
Zusammen mit dem Takt?

Michael schrieb:
> Wieso das denn? Oder meinst Du damit, daß es nicht die Synthese, sondern
> der Mapper ist, der das tut?
>
> Bitte um Aufklärung.

Man unterscheidet zumeist 3 Schritte :
1) Umwandlung von VHDL in generische Hardware-Komponenten, also FF, 
And-, Oder- Gitter usw.
Diesen Schritt bezeichnet man als die Synthese.
2) Umwandlung der generischen Hardware-Komponenten in spezifische für 
das FPGA -> And und Oder-Gitter in LUTs z.B.
Diesen Schritt bezeichnet man als das Mappen.
3) Die Plazierung der spezifischen Hardware-Komponenten im FPGA.
Dieser Prozess ist kompliziert und langsam, weil das Programm nur 
aufgrund von Try und Error die Komponeneten solange herumschiebt, bis 
die Verbindungswege dazwischen kurz genug sind.
Diesen Schritt bezeichnet man als Place & Route und erst dabei kann 
festgestellt werden, ob das Timing erreicht wird oder nicht, und erst 
dort kommt meines Wissens eine Fehlermeldung "Timing not met".
Bei den vorigen Schritten kann das Timing höchstens abschätzen, ich habe 
nie erlebt, dass die Synthese selbst schon Timing-Problemen als Fehler 
meldet und abbricht.

Michael schrieb:
> Warum nur bekommt man hier keine inhaltlich vernünftige Antwort?
Die Antworten sind meist schon vernünftig, nur das Wissensniveau der 
Fragesteller ist unterschiedlich. Der eine braucht nur ein Detail, der 
andere ein ganzes Kochrezept. Du scheinest eher ein Kochrezept-Type zu 
sein.

>
> Ihr zieht euch dran hoch, daß ich mit Synthese den gesamten
> Erzeugungsschritt benannt habe, nur weil Xilinx damit
> unverständlicherweise nur die VHDL-Umsetzung meint und erklärt mir die
> konfuse Xilinx-Deklarationsmethodik, statt einfach mal auf die Frage zu
> antworten.
Nun, wenn Du zu einem Mechaniker gehst, und sagst ihm das Auto sei 
kaputt, der Vergaser funktioniert nicht, dann kannst Du auch nicht 
später sagen, ja eigentlich waren es die Bremsen, aber egal das Auto war 
kaputt.
Korrekte Bezeichnungen helfen den Fehler zu lokalisieren. Und wenn 
jemand die falschen Bezeichnungen verwendet, dann erkennt man eben dass 
jemand noch nicht weiss was er tut.
Aufgrund Deiner ein wenig arroganten Antwort scheint es so, dass Du auch 
in Zukunft noch nicht wissen will, was Du tust, sondern nur möchtest, 
dass man Dir sagt, welche Zahlen Du wohin schreiben sollst.
>
> Wie setze ich sinnvolle Werte für das IO-timing?
>
> Ich habe eine 100MHz Clock und bekomme Daten parallel von einem
> Wandler (16Bit-Bus). Wie setzt man da die Constraints?
a) Du spezifizierst die Taktperiode 10 ns. Du kannst die Taktperiode 
genau angeben, brauchst also keinen Sicherheitsfaktor dazugeben, weil 
der FPGA-Hersteller dies schon getan hat.
b) Für Ein- und Ausgänge gibt es die INPUT und OUTPUT constraints. Diese 
erlauben, Setup und Hold-Zeiten für die ANGESCHLOSSENEN Bausteine zu 
garantieren. Das hängt als nur von deiner Beschaltung ab. Dazu gibt es 
aber Dokumentation von Xilinx, suche nach INPUT constraint.
>
> Halbe Taktbreite, oder etwas weniger, als volle Taktbreite?
nein, siehe oben.