Terminierung bei dynamischem Ausgangswiderstand

Hat der FPGA auch einen breitbandigen 75 Ohm-Eingang? Um den Low-Pegel 
herum sind es ja einigermaßen 75 Ohm. Du meinst das Problem liegt nur im 
High-Pegel deines ADCs? Wieviel Pegel will der FPGA-Eingang haben, 
vorausgesetzt es ist ein HF-Eingang. Mit Widerstand(snetzwerken) kriegt 
man viel anpasst auf Kosten der Absolutpegel...

Die IBIS-Kurve ist unvollständig. Es fehlt der andere Logikpegel!

Wenn du wie in deinem Blockdiagramm gezeichnet, eine LEITUNG 
zwischenbaust, dann wird das linke System vom rechten System entkoppelt! 
Die Terminierung muß daher auf der rechten Seite der Leitungsimpedanz 
der LEITUNG entsprechen.

Danach mußt du prüfen, ob die Logikpegel am rechten System noch 
ausreichend sind. Die hängen wiederum von der Terminierungsart ab. Es 
ergibt sich ja ein Spannungsteiler.

Fisch schrieb:
> Hallo!
> Erstmal vielen Dank für die Antworten. Das Problem hat sich mittlerweile
> gelöst. Man kann die Tangenten im Arbeitspunkt verwenden. Zu den Fragen.

Natürlich kannst du die Tangente benutzen - diese entspricht der 
Definition von 'Widerstand'!


>
> @Silvio:
> Der FPGA besitzt keinen breitbandigen 75 Ohm-Eingang. Die
> Serienterminierung arbeitet mit Totalreflexion am Empfänger (mit Zw <<
> rin), wodurch der benötigte Pegel erreicht wird. Die rücklaufende Welle
> soll dann vom Innenwiderstand des Senders und dem
> Terminierungswiderstand eliminiert werden (mit rout + Rs = Zw).

Das geht aber nicht mehr wenn die LEITUNG zu lang wird, denn dann wirkt 
ihr Wellenwiderstand, sie wird transformierend. Diese Wirkung ist von 
den Wellenlängenverhältnissen abhängig. Das kann man ausnutzen, z.B. in 
Send-Receive-Switches die sogenannte lambda/4-Transformationsleitung. 
Meist ist es aber eher störend, da stark frequenzabhängig!

Sicherlich findet sich beim betreffenden Hersteller eine passende 
AppNote.


>
> @Abdul:
> Ja, es fehlt die Kurve des Pulldowntransistor. Habe die Kurve vom
> Pulluptransistor nur beispielhaft angegeben. Mir ist aber klar, dass
> sich für die beiden Pegel unterschiedliche Ausgangswiderstände ergeben.
> Mit Deiner Leitung das verstehe ich nicht. Bei einer Serienterminierung
> benötigt man keine Entkopplung, noch eine Anpassung am Empfänger. Ganz
> im Gegenteil, man macht sich ja die Fehlanpassung am Empfänger zu Nutze,
> um den benötigten Pegel zu erreichen.
>

(Vielleicht vorher genau sagen, was man will?? Und nicht die Arbeitszeit 
anderer verbraten!)

Klingt nach der Terminierung mit Dioden am Receive-End. Die erste mir 
bekannte Anwendung war die bei PCI.

Zur Leitung: Diese verursacht eine Zeitverzögerung und Tiefpaßfilterung. 
Geht man in der Frequenz immer höher, dann 'sehen' sich irgendwann 
linker und rechter Anschluß zunehmend nicht mehr. Ab dieser Frequenz 
spricht man dann vom Wellenwiderstand. Dann muß sie korrekt 
abgeschlossen werden!

> Zur Leitung: Diese verursacht eine Zeitverzögerung und Tiefpaßfilterung

Hi Abdul,
wie meinst du denn das mit der Tiefpaßfilterung? Leitung mit Open hinten 
dran die sich mit steigender Frequenz oder Länge ins kapazitive dreht 
und dadurch am Eingang ein Missmatch macht, weil ja kapazitiv?

Die Dämpfung nimmt mit steigender Frequenz zu.

Ok, lasse ich gelten. Ich weiß ja nicht wie viele Meter Leitung da im 
Spiel sind. Für kurze Stücken ist die Leitung die Bandbreitenkomponente 
schlechthin.

Das alte Spiel: Der TO antwortet nicht mehr.
Vermutlich sind es nur ein paar cm Leiterbahn.

Ich finde es immerwieder erstaunlich, welche Projekte offensichtlich 
Unbedarfte anfangen (womöglich aufgezwungen bekommen).
Es macht eben doch Sinn, wenn man auch Ältere in der Firma hat.