Phasenbeziehung zwischen 2 Clocks ermitteln

Hallo @ all

Ich habe 2 AD-Wandler. Jeder AD-Wandler erzeugt 1 Dataready-Signal. 
Diese beiden Datareadysignale sind  beim FPGA auf Clockbuffer gelegt.

Im normalen Fall ist die Phasenverschiebung zwischen den beiden Signalen 
90°. Jedoch kann es passieren das die Phasenverschiebung zwischen den 
beiden Datareadysignalen 180° beträgt.

Dies hängt damit zusammen das der Clock manchmal unterbroche wird und 
die AD-Wandler dadurch unterschiedlich starten.

Jetzt möchte ich im FPGA erkennen wie die Phasenlage der beiden 
Leitungen zueinander. Ich habe mir gedacht ich erzeuge erst einmal mit 
Hilfe eines FF den Takt mit der halben Freqeunz.

Dann muss ich aus dem einem Signal wieder einen Takt erzeugen und das 
andere Signal abfragen. z.B. so. Wenn eine ansteigende Flanke vom 
reduzierten CLK kommt und dann das reduzierte Signal den Zustand 1 
besitzt dann ist die Phasenlage 90° wenn nicht dann ist die Phasenlage 
180°


Jedoch halte ich diese Lösung nicht für besonders sinnvoll. Vielleicht 
gibt es bessere Vorschläge. Die Datareadyleitungen kann ich nicht auf 
einen DCM legen, da der Clock stark jittert.