Einstellen der IO-Pegel für FPGA Board

OP #1839985
Lesenswert?
• ▲
▼
Hallo,

ich habe eine ziemlich doofe Frage:
Wo stelle ich die IO-Pegel ein? Momentan arbeite ich auf meinem 
FPGA-Board mit einem IO-Pegel von 3,3V. Allerdings würde ich gerne auf 
2,5V runter gehen.
Ich muss das doch in Xilinx ISE einstellen, oder? Kann mir einer kurz 
sagen was ich wo einstellen muss?

Ich nutze ein Virtex 4 Borad. Wie schon oben zu ahnen erstelle ich mein 
Code mit Xilinx ISE 9.2....
#1840113
Lesenswert?
• ▲
▼
Daniel S. schrieb:
> Wo stelle ich die IO-Pegel ein?

im UCF File (Constraint File) indem du auch die Pin Zuordnung machst

z.B. NET "DA0M" LOC = B16 | IOSTANDARD = LVDS_25 | DIFF_TERM = TRUE;

Daniel S. schrieb:
> Momentan arbeite ich auf meinem
> FPGA-Board mit einem IO-Pegel von 3,3V. Allerdings würde ich gerne auf
> 2,5V runter gehen.

der FPGA kann die Spannung nicht einfach runtersetzen... Jede 
FPGA-IO-Bank hat einen eigenen Versorgungspin - wenn dieser Pin mit 3,3V 
versorgt wird kann man die Ausgänge nicht auf 2,5 V stellen sondern muss 
dafür sorgen, dass diese Bank mit 2,5 V versorgt wird -> nachzulesen im 
Datenblatt unter "FPGA Bank Rules"...
OP #1840131
Lesenswert?
• ▲
▼
Die einzelnen Bänke kann ich am FPGA selber runtersetzen. Das habe ich 
bis jetzt auch so gemacht.... Allerdings ist es nicht gerade elegant, 
wenn der FPGA 3,3V erwartet, aber nur 2,5V bekommt....

Wofür stehen die einzelnen Anweisungen denn in dem ucf-File?
NET "DA0M" LOC = B16 Das ist klar. -> IO DAOM wird mit Pin B16 
verbunden.

Die nächsten beiden Anweisungen sind mir nicht klar
IOSTANDARD = LVDS_25 -> ????????
 DIFF_TERM = TRUE  -> ?????

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren