Si570 LVDS Ausgang zu CMOS Ausgangspegel umsetzen

[Tom (Gast)]

Hallo ich habe hier einen XO Si570 in der LVDS Variante.Das Zielsystem 
was mit dem Ausgang des Oszilators verbunden ist,verlangt allerdings 
einen CMOS Pegel.Beim LVDS liegt die Pegelmitte bei 1,2 Volt und die 
Spitze bei 1,4 Volt zu 1,0 Volt was einem Hub von 400 milli Volt 
entspricht.
Die Signalmitte müsste für CMOS Pegel bei 2,4 Volt liegen.Also müsst ich 
den Pegel mit einem Level Shifter anheben.Die max Nutzfrequenz die am 
Ausgang benötigt wird liegt bei ca 120 MHz.

Nun zu meiner Frage:
Das Signal wechselt beim LVDS von CLK+ zu CLK- und beim CMOS gibt es nur 
CLK+ als Ausgang.Wie müsste ich den LevelShifter 
beschalten(Aufbauen)damit er aus den zwei Signalen(Parallel)eins macht?
Oder reicht es den CLK+ Ausgang zu verwenden?
Kennt jemand Schaltungsbeispiele für LevelShifter?
Oder andere Methoden den Pegel anzupassen?

MfG Tom

[tinman (Gast)]

nimm z.b. PO100HSTL23A von Potato Semi, damit geht locker bis 500MHz. Es 
gibt auch andere IC's, such im forum nach si570

[Tom (Gast)]

Ich hatte eher an eine Versuchsaufbau ohne IC`s gedacht.Mit Transistor 
oder Ringkernüberträger.

[Falk B. (falk)]

@  Tom (Gast)

>Ich hatte eher an eine Versuchsaufbau ohne IC`s gedacht.Mit Transistor
>oder Ringkernüberträger.

Wenn du ein fitter Funkamateur bist, wickelst du dir einen einfachen 
BALUN mit ein paar Windungen auf einer großen Ferritperle oder 
Doppellochkern. Wenn nicht, wirst du sehr lange sinnlos rumfummeln. ;-)

MfG
Falk

[Tom (Gast)]

Ja das wäre doch mal ne Idee,Ringkerne hab ich irgendwo noch rumliegen 
und doppel Kerne glaube ich auch.Mal ein paar Versuche machen.Danke 
erstmal für den Denkanstoß.

[Thomas R. (tinman)]

> Oder andere Methoden den Pegel anzupassen?

daher mein vorschlag, wenn es aber zu fuss sein muss guck hier :

http://www.mydarc.de/dg8saq/SI570/index.shtml

[Tom (Gast)]

Die Platine ist schon mit der Ansteuerung des Si570 also 
Frequenzanpassung fertig.Sie ist aber für die CMOS Variante vorgesehen 
so das ich mit der LVDS Variante und dem CLK+ Pin des Si570 keine 
Frequenzeinstellung am CPLD bekomme deswegen die Frage der 
Pegelanpassung.Es geht nur darum den Ausgang des Si570 LVDS Pegel auf 
CMOS Pegel anzupassen.

[Thomas R. (tinman)]

Tom,

also, du hast fertige platine, willst keine bauteile kaufen bzw. nicht 
auf die bauteile warten (sondern einfach etwas was in der schublade 
vorhanden ist verwenden), es muss auch klein sein damit ist zwischen den 
CPLD und SI570 passt, richtig?

Ich habe zwar den PO100HSTL23A vorrätig (und der ist definitv nicht 
grösser als ein trafo), bin aber gerade im urlab kann also nicht sofort 
helfen. Bleibt also DIY lösung.

Es haben schon andere versucht (auch über trafos wobei das ging gar 
nicht gut), ein BF199 scheint gut genug zu sein, siehe:

http://py2wm.qsl.br/SDR/Si570/LVDS_TTL_conv.html

[Tom (Gast)]

So übel es vieleicht für den Leser hier klingen mag ja genauso ist es.
Ich werde morgen mal den LevelShifter mit dem BF199 bzw. einem anderen 
ausprobieren.

[Thomas R. (tinman)]

ach übel ist es nicht, der SI570 kostet auch einiges da will man nicht 
nochmal geld ausgeben, dazu ist es nicht schwer eine falsche version zu 
kaufen (speziel bei den lieferzeit klickt man schneller als man lesen 
kann wenn man irgendwo eins gefunden hat).