mikrocontroller.net

Forum: FPGA, VHDL & Co. ADC Daten in Spartan einlesen


Autor: Chris (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

ich will von einem 16 Bit breiten ADC Daten parallel in mein Spartan 6 
Board einlesen. Muss ich dabei irgendwelche FFs vorsehen? Ich werde ja 
schlecht die Daten direkt auf die Pins geben können. Ggf.ist eine 
sysnchronisation vorsehen. Wer hat den da Erfahrungen. Ich bin Dankbar 
für jeden Tip.

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Welcher ADC? Welche Steuerleitungen hat der? Wie schnell?

Chris schrieb:
> Ich werde ja schlecht die Daten direkt auf die Pins geben können.
Wenn die Pegel passen: warum nicht?
> Ggf.ist eine sysnchronisation vorsehen.
Streich das "Ggf."
Da gehört zwingend eine Synchronisation dazu. Oder woher wiilst du sonst 
wissen, dass die aktuellen Daten gültig sind?

Autor: Chris (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Danke für die schnelle Antwort. Es handelt sich um einen LTC2203 von 
Linear mit einer Auflösung von 16 Bit und einer Abtastrate von 20 MHz. 
Die Steuerleitungen sind ADC Clock, DataIn (0-15) und Analog Input.

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Chris schrieb:
> Die Steuerleitungen sind ADC Clock, DataIn (0-15) und Analog Input.
Dann gibst du den Takt an den ADC. Und damit weißt du ja auch schon, 
ob und wann die Daten gültig sind. Damit brauchst du eigentlich keine 
weiteren Synchronisierungsmaßnahmen.

Autor: MXM (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Na nur mit clk und daten[15..0] wirst du nix anfangen können.

Am besten du siehst dir das datasheet an. es sind sicherlich einege 
andere steuerleitungen zum FPGA geroutet.

Und dann shcreibst du einen Controller in VHDL o. Verilog. (anhand des 
Datasheets)

Gruß,
MXM

Autor: Chris (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ok, super, danke für eure Antworten.

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
MXM schrieb:
> Na nur mit clk und daten[15..0] wirst du nix anfangen können.
Lies mal das DB durch. Als Minimalbeschaltung würde das (mal abgesehen 
von den statischen Control Pins) hier tatsächlich ausreichen...
The output data may be latched on the rising edge of CLK.

Sinnvoller wäre allerdings die Verwendung des CLKOUT zur Übernahme der 
Daten ins FPGA.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.