IOBUFFER richtig beschalten

Nein das mache ich natürlich nicht. Sondern ich maches immer nur mit der 
IO-Buffer, diese gehen dann auf meine VHDL-Module.

Ich mache immer ein TopDown Design, in der obersten Ebene verwende ich 
immer ein Schematics und den den Ebenen darunter VHDL-Module.

Diese finde ich übersichtlich kostet allerdings dafür auch mehr Zeit.


Dies habe ich noch gefunden:

.O(O),     // Buffer output
.IO(IO),   // Buffer inout port (connect directly to top-level port)
.I(I),     // Buffer input
.T(T)      // 3-state enable input, high=input, low=output

Demnach muss ich T = 0 für Ausgang und T = 1 als Eingang beschalten

Was mich nur wundert ist das ich mit dem T-Signal zwischen Input und 
Output umschalten kann. Jedoch wann schalte ich den Port wirklich in den 
Tristate Modus also Hochohmig?

Ich neutze wie gesagt den Schaltplan Editor auch nur für den Toplevel. 
Das möchte ich auch weiterhin so betreiben. Ich möchte über die Leitung 
ja auch Daten senden und empfangen. Dies natürlich nicht gleichzeitig 
sondern nacheinander.

Ich snde über die Leitung Daten an ein externes IC und erhalte auch 
Daten von dem externen IC über die gleiche Leitung. Deshalb muss ich 
auch den IO-Buffer verwenden.

Das externe IC besitzt einen PORT der mir signalisiert das Daten für 
mich bereitstehen. Dann muss ich vom FPGA den OE-Pin vom externen IC 
setzen. Somit wird der IO-Buffer vom externen IC auf Output gestellt. 
Gleichzeitig muss ich dann natürlich meine FPGA Dateinleigung auf 
Eingang umstellen. Jetzt stellt sich mir die Frage wie ich dies am 
besten machen ohne dabei den exteren IC und den FPGA zu zerstören, denn 
es gibt ja einen kleinen Moment wo der Buffer der FPGAs und der Buffer 
des externen ICs beide auf Ausgang geschaltet sind (auch wenn dies nur 
einige ns der Fall ist). Gehen dabei nicht die ICs defekt?

Wir wissen doch alle das ICs im grunde nur mit Rauch arbeiten. Arbeiten 
diese dann zu stark kommt auch schon mal der Rauch aus dem IC :-)

Vielen Dank schon mal für die Informationen

Wie Lothar Miller schon geschrieben hat wird erst beim Umschalten der 
FPGA-Pins auf Ausgang das Problem auftauchen, da der FPGA zuerst die 
FPGA-Pins auf Ausgangs setzt und das OE-Signal für den externen IC 
benötigt ja eine gewisse Zeit zum externen IC. In dieser Zeit sind bei 
Ports (FPGA und externes IC auf Ausgang gestellt) Erst wenn das externe 
IC seine Ports wieder auf Eingang umgeschaltet hat ist die Gefahr 
gebannt.

Da moderne IC Konstantsromquellen und -senken auf den Ausgängen haben 
kann ausgeschlossen werden das da etwas abraucht.

Aber es fliest während der Überlappzeit natürlich der Maximalstrom, das 
geht auf Kosten des Stromverbrauchs, und bei hohen Frequenzen wirds auch 
deutlich wärmer, hat ja Lothar schon erwähnt.

Ausserdem ist zu beachten dass die Stromänderung beim Abschalten eines 
der beiden Treiber Störungen in Nachbarleutungen induzieren kann.